rcad繪制原理圖時怎么放置器件？
orcad在繪制原理圖時，需要從庫中把元器件放置到原理圖中，放置的方法如下：
第一步，執(zhí)行菜單Place→Part，或者按快捷鍵P、或者點擊右側(cè)菜單欄放置元器件的圖標(biāo)，來調(diào)出放置元器件的窗口，如圖3-9所示；
圖3-9 放置元器件窗口示意圖
第二步，在放置元器件之前，需要在下面的庫路徑下指定封裝庫的路徑，如圖3-10所示，點擊Add Library命令添加庫路徑；
圖3-10 添加庫路徑示意圖
第三步，在庫路徑下選中改元器件庫，上面的Part List表中就會出現(xiàn)這個元器件庫中所包含的元器件，雙擊改元器件就可以將此元器件放置到原理圖中，若是多Part的元器件，在下面的參數(shù)中可以選擇需要放置的Part部分；
第四步，除了從庫中直接調(diào)用元器件放置到PCB板上以外，orcad原理圖是支持拷貝粘貼的，可以從原理圖中任意選中電路或者元器件，按Ctrl+C進行復(fù)制，然后在新的原理圖頁面中按Ctrl+V進行粘貼，大大的提供了原理圖繪制的效率。
（以上內(nèi)容來源于凡億教育）
1.原理圖
1)建立元件庫
2)建立原理圖
3)在原理圖中畫好電路圖
4)利用MENTOR-GRAPHICS-IPC-7351-LP-VIEWER查看元件的封裝信息，用pad designer畫焊盤
，用pcb editor畫元件的封裝（對照LP_VIEWER），（也可以使用package wizard）
5）在原理圖中為元件添加封裝信息（鍵入）
6）Drc檢查
7）生成網(wǎng)表
2.Pcb
1）設(shè)置板框(route—keep-in，outline，package-keep-in)，層數(shù)，安裝孔
2）導(dǎo)入netlist
3）布局
4）設(shè)置約束規(guī)則
5）劃分電源層（多層板需要）
6）布線
7）鋪銅
8）Drc check
9）調(diào)整絲印
10）設(shè)置鉆孔參數(shù)并生成鉆孔表
11）出光繪文件
12）整理art，drl，rou，art_param.txt，nc_param.txt交給工廠
一．原理圖
1．建立工程
與其他繪圖軟件一樣，OrCAD以Project來管理各種設(shè)計文件。點擊開始菜單，然后依次是所有程序—打開cadence軟件—》一般選用Design Entry CIS，點擊Ok進入Capture CIS。接下來是File--New--Project，在彈出的對話框中填入工程名、路徑等等，點擊Ok進入設(shè)計界面。
2．繪制原理圖
新建工程后打開的是默認(rèn)的原理圖文件schematic1 PAGE1，右側(cè)有工具欄，用于放置元件、畫線和添加網(wǎng)絡(luò)等等，用法和protel類似。點擊上側(cè)工具欄的Project manager（文件夾樹圖標(biāo)）或者是在操作界面的右邊都能看到進入工程管理界面，在這里可以修改原理圖文件名、設(shè)置原理圖紙張大小和添加原理圖庫等等。
1） 修改原理圖紙張大小：
雙擊SCHEMAtiC1文件夾，右鍵點擊PAGE1，選擇Schematic1 PageProperties，在Page Size中可以選擇單位、大小等；
2） 添加原理圖庫：
File--New--Library，可以看到在Library文件夾中多了一個library1.olb的原理圖庫文件，右鍵單擊該文件，選擇Save，改名存盤；（注意：在自己話原理圖庫或者封裝庫的時候，在添加引腳的時候，最好是畫之前設(shè)定好柵格等參數(shù)，要不然很可能出現(xiàn)你畫的封裝，很可能在原理圖里面布線的時候通不過，沒法對齊，連不上線！）
3） 添加新元件：
常用的元件用自帶的（比如說電阻、電容的），很多時候都要自己做元件，或者用別人做好的元件。右鍵單擊剛才新建的olb庫文件，選New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，對于畫管腳特多的芯片元件非常合適，可以直接從芯片Datasheet中的引腳描述表格中直接拷貝、粘貼即可（pdf格式的Datasheet按住Alt鍵可以按列選擇），可以批量添加管腳，方便快捷。
4） 生成網(wǎng)絡(luò)表（Net List）：
在畫板PCB的時候需要導(dǎo)入網(wǎng)絡(luò)表，在這之前原理圖應(yīng)該差不多完工了，剩下的工作就是查 缺補漏。可以為元件自動編號，在工程管理界面下選中.dsn文件，然后選 Tools--Annotate，在彈出的對話框中選定一些編號規(guī)則，根據(jù)需求進行修改或用默認(rèn)設(shè)置即可。進行DRC檢測也是在生成網(wǎng)絡(luò)表之前的一項重要工作，可以避免出現(xiàn)一些不必要的設(shè)計錯誤。DRC之后可以嘗試去生成網(wǎng)絡(luò)表了，還是在工程管理界面下，選Tools--Create Netlist，可以在彈出的對話框中選擇網(wǎng)絡(luò)表的存放路徑，其他默認(rèn)設(shè)置即可，生成網(wǎng)絡(luò)表的過程中如果出錯，可以通Windows--Session Log查看出錯的原因，（第一次用cadence畫板子，免不了會出很多錯誤，通過查閱報表的錯誤原因，做好記錄，是學(xué)好該軟件的捷徑）比如說有元器件忘了添加封裝等。
5） 更新元件到原理圖：
當(dāng)元件庫中的某個元件修改后需要原理圖也同步更新時，可以不必重新放置元件（萬一有100個或更多該元件豈不是要瘋了），在工程管理界面下，雙擊Design Cache文件夾，選中剛才修改的元件，右鍵單擊選擇Update Cache，一路yes下去即可將原理圖中該元件全部更新。
注意：在生成網(wǎng)表的時候，經(jīng)常報錯一定要注意，在自己畫的原理圖庫或者是封裝庫的時候，一定要有系統(tǒng)的存放，按照一定的規(guī)則命名，在添加的時候，原件要把自己所畫的封裝庫的路徑添加上，要不然，是不能正確生成網(wǎng)表的。同時，這樣方便以后工程的調(diào)用
6） 一些細(xì)節(jié)：
畫原理圖時的放大和縮小分別是按鍵“i”（Zoom In）和“o”（Zoom Out）和Protel有所區(qū)別；在創(chuàng)建元件封裝的時候，除了GND可以同名以外，不能有其他同名的管腳，否者報錯，不過貌似報錯也沒有影響，因為打開OrCAD自帶的元件庫時（比如xilinx的FPGA），也有除GND外的同名管腳；添加網(wǎng)絡(luò)標(biāo)號的快捷鍵是“n”，不過在OrCAD中網(wǎng)絡(luò)標(biāo)號無法復(fù)制，記得Protel中是可以通過復(fù)制已有的網(wǎng)絡(luò)標(biāo)號來添加新的網(wǎng)絡(luò)標(biāo)號的。
二．PCB
1．建立電路板，設(shè)定好相關(guān)參數(shù)
首先是打開PCB編輯器——開始--所有程序-- Allegro SPB 15.5--PCB Editor，在彈出的對話框中選擇Allegro PCBDesign 610（PCB Design Expert），然后點擊Ok進入PCB編輯器。接下來就是利用向?qū)Ы?span style="color: #6795B5; --tt-darkmode-color: #6795B5;" class="data-color--tt-darkmode-6795b5">電路板了，包括確定板子的大小、層數(shù)、形狀等等參數(shù)，用向?qū)П容^方便。
點擊File菜單，選擇New，在彈出的對話框中的Drawing Type選擇Board（wizard），然后確定文件名，存盤路徑等，最后點Ok進入向?qū)АＴ贗mport Data這一步可以一路Next下去，用默認(rèn)的參數(shù)就行。到了Parameters，首先可以選擇畫板時使用的單位（Select the units for board drawing），即用的是mil、mm或是其他，這個根據(jù)個人習(xí)慣了，一般選mil；接下來是選擇圖紙大小（Drawing size，注意不是板子的大小）；第三項是選擇圖紙的坐標(biāo)原點（是在左下角還是在中心，之后可以更改），可以選擇中心作為坐標(biāo)原點，這個根據(jù)需求而定。設(shè)置完后點擊Next，接著設(shè)置其他Parameters。設(shè)置格點大小（Grid spacing）為10mil，設(shè)置走線層數(shù)（Etch layer count）為2（2層板），然后又是一路Next，直到Custom Data的Spacing Constraints（距離參數(shù)限制）。在這里設(shè)置最小線寬（Minimum Line width）、最小線間距（Minimum Line to Line spacing）、走線到焊盤的最小間距（Minimum Lineto Pad spacing）和焊盤的最小間距（Minimum Pad to Pad spacing）均為8.00mil，Default via padstack選擇via，之后點擊Next。此時選擇PCB的外形為Rectangular board（矩形），點擊Next進入矩形PCB的參數(shù)設(shè)置界面，主要設(shè)置的是板子的寬（Width）和高（Height）以及一些限制區(qū)域，包括布線允許區(qū)域與板子邊框的距離和允許擺放元件區(qū)域與板子邊框的距離（可以分別設(shè)置為50和100mil），設(shè)置完成后Next，最后點Finish，這一步大功告成。
2．導(dǎo)入網(wǎng)絡(luò)表
接上一個步驟，將網(wǎng)絡(luò)表導(dǎo)入到剛建好的PCB中。在此之前還有一個很重要的工作要做，就是指定PCB封裝的路徑。記得在畫原理圖時僅僅只是在元件屬性中填了元件的封裝名，還沒告訴Allegro元件的PCB封裝在何處，不指定封裝路徑的話，導(dǎo)入網(wǎng)絡(luò)表的時候?qū)鲥e。點擊Setup--User Preferences，在彈出對話框中的Categories中選中Design_paths，分別為padpath和psmpath指定路徑，即將PCB元件封裝路徑添加到padpath和psmpath中，以告知Allegro從你指定的路徑尋找封裝。（可能不同的版本，添加的時候會不一樣，但是歸根到底，就是要要把padpath和psmpath這兩個路徑添加好封裝庫）Allegro的一個PCB元件封裝會包含幾個文件（有些是網(wǎng)絡(luò)表必須的，有些不是），而不像Protel那樣一個PCB元件庫文件可以包含許多的元件封裝。如何獲得元件的PCB封裝呢，老辦法，自己做或是直接用別人做好的。有牛人為Allegro專門做了一個PCB封裝生成器——FPM（Footprint Maker，目前版本是0.0.8.0），或者LP-Viewer，后者我實踐過，發(fā)現(xiàn)幾乎涉及所要用到的封裝都能找到，可以生成絕大數(shù)常用的PCB封裝，十分好用（真是造福道上兄弟們的壯舉）。用FPM選好你需要的封裝，Make一下，封裝就自動做好了，之后還會自動將做好的封裝用Allegro打開，便于檢查生成的封裝對不對。
封裝準(zhǔn)備好了，可以開始往PCB中導(dǎo)入網(wǎng)絡(luò)表，點擊File--Import--Logic，在Import directory中指定在原理圖部分生成的網(wǎng)絡(luò)表文件路徑，其他設(shè)置使用默認(rèn)值即可，點擊Import Cadence即可導(dǎo)入網(wǎng)絡(luò)表。導(dǎo)入失敗的話可以通過log文件查看出錯原因，改正錯誤后重復(fù)剛才的過程，直到成功導(dǎo)入網(wǎng)絡(luò)表。
3．放置元件
成功導(dǎo)入網(wǎng)絡(luò)表之后，可以開始放置元件。點擊菜單Place--Quickplace，在彈出的對話框中使用默認(rèn)設(shè)置，點擊Place按鈕即可完成元件的放置。如果遇到有未成功放置的元件，在Place按鈕上方將出現(xiàn)未成功放置的元件計數(shù)，形如：Unplace symbol count：4。通過點擊右側(cè)的Viewlog查看有那些元件未成功放置。例如PCB元件封裝缺少焊盤將導(dǎo)致放置失敗，通過修改封裝之后再次重新放置即可。
4．布局（布局的方法有很多種，選自己合適的）
現(xiàn)在可以根據(jù)實際需求在PCB上擺放元件，此時的元件基本上都放在了板子的外邊，并且有密密麻麻的飛線（Rats）。為了能更好的擺放元件，可以暫時將飛線去掉，方法是點擊工具欄中的Unrats All按鈕即可，恢復(fù)的方法是右側(cè)的Rats All按鈕。要移動元件時，必須先點擊工具欄中的Move按鈕或使用ShIFt+F7，進入“移動”命令模式，同時在界面右側(cè)控制面板中的Find標(biāo)簽中勾選Symbols，然后單擊想要移動的元件，移動鼠標(biāo)（元件跟著鼠標(biāo)移動）至新位置，再次單擊鼠標(biāo)完成放置。此時仍處在Move命令模式下，用同樣的方法可以直接移動別的元件，按F2或右鍵菜單Done均可退出Move命令模式（回到Idle模式）。元件的旋轉(zhuǎn)比較有意思，在移動元件的時候，右鍵選擇Rotate，元件中心與鼠標(biāo)指針拉出一條線，此時用鼠標(biāo)指針以元件中心畫圈，元件跟著開始旋轉(zhuǎn)，轉(zhuǎn)到合適的位置單擊鼠標(biāo)即可確定擺放的方向。布局的時候可以直接從原理圖中直接定位某個元件，因為開始的時候元件都是堆在一塊了，即設(shè)置原理圖到PCB的交互。方法是在Orcad Capture CIS中選擇菜單Options--References，在Miscellaneous標(biāo)簽下勾選Enable Intertool Communication即可。當(dāng)在原理圖中選擇某個元件后，在PCB中將直接能定位到該元件上（必須是在Idle模式下）。有時候需要把某個元件放在底層，方法是點擊菜單Edit--Mirror，進入該命令模式，然后點擊想要放到背面的元件即可。
5．布線
初次使用Allegro畫PCB感覺很不習(xí)慣（可能是因為習(xí)慣了Protel的緣故），例如其放大和縮小PCB快捷鍵不是PageUp和PageDown了，而是F10和F11（不同的版本可能有一點改變，16.3版本的是F11和F12）；再如在Protel中移動PCB圖紙可以用鼠標(biāo)滾輪（上下移動）或是Shift加鼠標(biāo)滾輪（左右移動），或是鼠標(biāo)右鍵或中鍵按住不放亦可，在Allegro中，只剩下按住鼠標(biāo)中鍵還好使，或是使用方向鍵。當(dāng)然這些都可以通過相關(guān)設(shè)置改成自己習(xí)慣的方式，“Cadence系統(tǒng)是一個比較開放的系統(tǒng)，它給用戶留了比較多的定制空間”。（這一點很優(yōu)秀，就像傻瓜機和單反的區(qū)別）還有一個比較不習(xí)慣的地方就是顏色的設(shè)置，因為默認(rèn)設(shè)置實在是太爛，必須改了才看得慣（否則將會崩潰）。點擊工具欄中的Color按鈕或Ctrl+F5或是菜單display--Color/Visibility，在彈出的對話框中可以看到，Allegro將顏色設(shè)置分了好幾個Group，根據(jù)個人習(xí)慣分別設(shè)置，例如Stack-Up中，可以設(shè)置Top（頂層）或Bottom（頂層）的Pin（管腳）、Via（過孔）和Etch（走線）為紅色和藍色（Protel中的默認(rèn)的顏色設(shè)置）；Geometry中設(shè)置Skillscreen_Top（頂層絲印）為黃色；Components中設(shè)置Skillscreen_Top的Ref Des（元件的標(biāo)號）一欄的顏色為黃色。經(jīng)過一番設(shè)置之后，才能感覺比較友好，開始布線……點擊菜單Route--Connect或是快捷鍵F6即可，可以在右側(cè)控制面板中隨時更改線寬。在布線的時候通過右鍵菜單Add Via命令來隨時添加過孔，讓布線穿梭于頂層和底層之間。還還有一個不習(xí)慣的地方，焊盤（帶孔的）和過孔都是實心的（何以能稱之為“孔”），為了是“孔”，點擊菜單Setup--Drawing Options下的Display標(biāo)簽，選上Display plated holes即可。布線的時候自動推擠布線，很不錯，另外，可以根據(jù)需求設(shè)置一些規(guī)則約束，點擊Setup--
Constrains，在彈出的對話框中點擊Set standard value按鈕可以設(shè)置焊盤間距、線寬等參數(shù)。
6．制板
制板就是給PCB生產(chǎn)商提供Gerber文件讓其把板子給洗出來（類似于洗照片，Gerber文件類似與底片）。在出Gerber之前還必須做一些必要的檢測工作，比如封裝有沒有畫錯（主要檢查對象），有無未連接的網(wǎng)絡(luò)等等……不仔細(xì)檢測的話到時候極有可能會欲哭無淚的。發(fā)現(xiàn)PCB封裝錯了，修改之，然后在PCB中更新改好的封裝，Place--Update Symbols，在Package symbols中選上需要更新的封裝，選好之后還要選上Update symbol padstacks，最后點擊Refresh即可。另外如果打開了On-line DRC（在規(guī)則約束中，默認(rèn)是打開的），也需要特別留意一下出現(xiàn)DRC不過的地方，必要的話也要改之。一切無誤之后，可以給PCB鋪銅，在鋪銅前可以對鋪銅的參數(shù)進行設(shè)置，點擊菜單Shape--Global Dynamic Params，在Shape fill 標(biāo)簽頁中的Dynamic fill選項選擇Smooth平滑填充，打開Void controls標(biāo)簽頁，Artwork format選擇 Gerber RS274X。然后，點擊菜單Shape--Rectangular（輔矩形），此時可以在右側(cè)控制面板的Option中設(shè)置要鋪銅的層，并選擇鋪銅對應(yīng)的網(wǎng)絡(luò)，鋪完之后記得刪除鋪銅死區(qū)，Shape--Delete Islands。至此，畫板的工作算是完成了，可以出Gerber了。點擊Manufature--Artwork，在彈出對話框中打開
General Parameters標(biāo)簽， Device type選擇Gerber RS274X，F(xiàn)ormat中 Integer places：3，Decimal places：5，然后打開Film Control標(biāo)簽，添加完成所需的film，一般兩層板的話需要TOP（頂層走線層）、BOTTOM（底層走線層）、SOLDERMASK_TOP（頂層阻焊層）、SOLDERMASK_BOTTOM（底層阻焊層）、
SKILL_TOP（頂層絲印）和SKILL_BOTTOM（底層絲印），添加完所需的底片文件后，設(shè)置Undefine line width為8（不知道為何是這個值），其他設(shè)置使用默認(rèn)值，最后點擊Create Artwork即可，同樣可以通過Viewlog按鈕查看在生成Gerber文件時的相關(guān)記錄
本文記錄了Altium Designer/AD 17中的PCB繪制界面推薦設(shè)置，使用該推薦設(shè)置可以在一定程度上提高繪制PCB的效率。瀏覽器打開