于什么是CPU，上篇文章已經(jīng)寫過了，感興趣的朋友可以勞神去主頁轉(zhuǎn)轉(zhuǎn)，這次講講新人如何選擇適合自己的CPU。
很多人都要用到電腦，但每個(gè)人對(duì)于電腦的主要用途卻不一樣，辦公啊，后期剪輯渲染啊，游戲娛樂啊，很多，而CPU的性能就很重要，先說一下辦公的，辦公電腦一定要符合辦公的需求，現(xiàn)在市面上適合辦公的電腦cpu有以下幾種，英特爾酷睿 i3系列、英特爾酷睿i5系列、英特爾酷睿i7系列，這是都是辦公電腦常用的cpu。也是很好的cpu。
因?yàn)閏pu是電腦的大腦，是電腦重要的組成部分之一，所以選擇合適的也是十分重要的。Cpu決定這一臺(tái)電腦的運(yùn)算能力和運(yùn)算速度。現(xiàn)在市場(chǎng)上有兩種cpu分別是intel和AMD。我們分幾個(gè)方面去對(duì)比這兩種cpu的差異。
在價(jià)格方面，相同主頻的AMD處理器只有inter處理器價(jià)格的一半;這就是AMD處理器吸引人的地方，良好的超頻性能和低廉的價(jià)格，不少選擇AMD處理器的朋友就是看重這一點(diǎn)，這就是AMD處理器的優(yōu)勢(shì)所在。
在超頻性能方面，所有的Intel處理器都是鎖倍頻的，在超頻方面的優(yōu)勢(shì)并不大，而AMD處理器雖然也鎖了倍頻，但還是可以超頻的，只是超頻的范圍比較小就是了。
接下來的影視后期剪輯的CPU選擇了，于視頻剪輯來說，cpu的主頻是很重要的，它會(huì)直接影響到實(shí)時(shí)預(yù)覽的速度。而多核心對(duì)最終的渲染輸出有幫助，因?yàn)殇秩据敵龅牟糠钟写罅恐貜?fù)計(jì)算，核越多，并行運(yùn)算性能越好。不過對(duì)于PR來說，核心超過10核以后提升就不明顯了，如果的側(cè)重點(diǎn)比較偏向于PR的話，cpu的核心數(shù)量選擇6核到8核就可以了。當(dāng)然考慮的其它軟件，在預(yù)算運(yùn)行的情況下，cpu核心越多肯定越好。
intel可以選擇i5-9600k，i7-8700，i7-8700K，9700K，9900K，amd推薦三代銳龍系列，比如R5-3600X，R7-3700X，R7-3800X，R7-3900X。
這里需要提一下關(guān)于Quick Sync Video（intel 高速影像同步轉(zhuǎn)文件技術(shù)），這是針對(duì)intel核顯一項(xiàng)視頻編碼技術(shù)，所以上邊推薦的intel處理器都是帶核顯的型號(hào)，如果你打算用intel的cpu，最好是考慮后綴不帶F的型號(hào)。AMD雖然沒有這項(xiàng)技術(shù)，不過amd在同價(jià)位的情況下核心數(shù)量更多，綜合性價(jià)比更高。
最后到了臭打游戲的專區(qū)，比如我，其實(shí)對(duì)于游戲愛好者而言，CPU相關(guān)知識(shí)還是懂一些的，什么10400F啊10105F啊12400F啊，AMD的話5600X等等等等，太多了，看個(gè)人的經(jīng)濟(jì)情況和對(duì)游戲整體表現(xiàn)的重視度而定。
因?yàn)镃PU的型號(hào)太多了，我就不一一推薦了，放張2022年的CPU天梯圖，大家可以根據(jù)天梯圖做參考來選擇適合自己的CPU
報(bào)告出品方/分析師：中信證券研究所 楊澤原、丁奇）
CPU的核心競(jìng)爭(zhēng)力在于微架構(gòu)等因素決定的性能先進(jìn)性和生態(tài)豐富性。國內(nèi)CPU廠商分別以X86/MIPS/ARM等指令集為起點(diǎn)，大力投入研發(fā)保持架構(gòu)先進(jìn)，推動(dòng)產(chǎn)業(yè)開放構(gòu)建自主生態(tài)，加速追趕全球頭部企業(yè)。
CPU本質(zhì)是一塊大規(guī)模的集成電路，主要由運(yùn)算器和控制器組成。
CPU是計(jì)算機(jī)的運(yùn)算和控制核心。
它的主要功能可以分為兩點(diǎn)：1）解釋計(jì)算機(jī)中的指令；2）對(duì)數(shù)據(jù)進(jìn)行運(yùn)算處理。
CPU性能決定計(jì)算機(jī)運(yùn)行的快慢，其性能的提升帶來計(jì)算機(jī)運(yùn)算效率的提高。
CPU的工作流程主要分為三個(gè)階段：取指、解碼和執(zhí)行。
控制器從計(jì)算機(jī)內(nèi)存里讀取指令（取指），經(jīng)過翻譯之后（解碼），通知運(yùn)算器加載/計(jì)算/保存（執(zhí)行）。
CPU產(chǎn)業(yè)鏈：設(shè)計(jì)→制造→封裝測(cè)試
CPU產(chǎn)業(yè)鏈主要包括芯片設(shè)計(jì)、芯片制造、封裝測(cè)試三個(gè)主要環(huán)節(jié)。此外，在上游還包括設(shè)計(jì)技術(shù)授權(quán)、EDA軟件等支持技術(shù)。
芯片設(shè)計(jì)：將芯片的邏輯、系統(tǒng)以及性能轉(zhuǎn)化為具體實(shí)物芯片設(shè)計(jì)的過程。該環(huán)節(jié)具有知識(shí)密集型特點(diǎn)，有較高的附加值和利潤(rùn)率，奠定了產(chǎn)品性能的基調(diào)。
芯片制造：將圖紙制作成刻好電路的晶圓，其生產(chǎn)過程包括流片（試生產(chǎn)）、晶棒制造、晶圓制造、完成電路及元件加工與制作。
封裝測(cè)試：封裝是將晶圓加工為芯片的過程，測(cè)試是對(duì)芯片質(zhì)量進(jìn)行檢測(cè)的過程。這一過程的門檻和風(fēng)險(xiǎn)都相對(duì)較低，國產(chǎn)廠商具有相對(duì)優(yōu)勢(shì)。
IC 設(shè)計(jì)公司的商業(yè)模式主要分為兩類：IDM模式和 Fabless 模式。
IDM模式指的是Integrated Design and Manufacture，垂直整合制造模式，即一家公司包攬芯片的設(shè)計(jì)、制造、封測(cè)等，早期的集成電路企業(yè)大多使用這種模式，但是由于成本過高，只有少數(shù)企業(yè)，如Intel、三星、德州儀器等能夠維持這種模式。
Fabless模式指的是專注芯片設(shè)計(jì)、研發(fā)和銷售的模式，不包含芯片的制造、封測(cè)。而Foundry指的是專門負(fù)責(zé)芯片制造生產(chǎn)的廠家。
性能好壞決定CPU是否“能用”，是商業(yè)化落地的核心要素之一。運(yùn)行程序的速度基本決定了CPU的性能。
CPU性能評(píng)價(jià)比較的通用公式為：性能=(IPC*主頻)/指令數(shù)量。
評(píng)估CPU性能的參數(shù)主要包括：微架構(gòu)、主頻、內(nèi)核/線程、緩存大小、制程、功耗等，除主頻為外參數(shù)通常都影響IPC值。CPU主頻越高，IPC越高，CPU的性能越強(qiáng)。
我們認(rèn)為，評(píng)估CPU性能的指標(biāo)依次為：微架構(gòu)、制程>核數(shù)/線程>互聯(lián)>主頻>緩存>其他。
CPU性能影響因素：制程、內(nèi)核、線程
我們認(rèn)為各類參數(shù)中，微架構(gòu)、制程、核數(shù)/線程、互聯(lián)、主頻等參數(shù)/維度對(duì)CPU的性能影響較大。
制程：CPU集成電路的密集度。同樣數(shù)量晶體管，更小的制程意味著更低的功耗和發(fā)熱。如今主流工藝制程為7納米（AMD最新產(chǎn)品），先進(jìn)制程可達(dá)3納米。
內(nèi)核：CPU核心的計(jì)算組成部分。
線程：CPU內(nèi)核調(diào)度和分配的基本單位。使得一個(gè)核心內(nèi)有多個(gè)邏輯CPU來分別執(zhí)行功能，實(shí)現(xiàn)高效率的并行計(jì)算。
對(duì)于能夠并行執(zhí)行的場(chǎng)景來說，例如視頻剪輯、虛擬機(jī)等專業(yè)應(yīng)用，通常內(nèi)核/線程越多，CPU的計(jì)算性能越強(qiáng)，但在超過一定數(shù)量范圍后，核心之間的通訊也會(huì)拖累計(jì)算速度，最終抵消掉多內(nèi)核/線程帶來的性能提升。
對(duì)于順序執(zhí)行的場(chǎng)景，例如解壓縮、視頻編解碼、圖片編輯、辦公應(yīng)用、影音娛樂、游戲等場(chǎng)景，更為注重的是CPU單核的性能強(qiáng)度。
主頻：CPU的時(shí)鐘頻率，處理器每秒工作次數(shù)。時(shí)鐘頻率的高低在很大程度上反映了CPU計(jì)算速度的快慢，常在電腦參數(shù)中里可以看到的3.3GHZ，4.0GHZ等就是CPU的主頻參數(shù)。
功耗：CPU的發(fā)熱量。功耗增加將導(dǎo)致芯片發(fā)熱量的增大和可靠性的下降。
緩存：指可以進(jìn)行高速數(shù)據(jù)交換的存儲(chǔ)器，它先于內(nèi)存與CPU交換數(shù)據(jù)。用于減少處理器訪問內(nèi)存所需平均時(shí)間。
緩存分為一級(jí)(L1)、二級(jí)(L2)、三級(jí)(L3)緩存，在讀取速度上L1>L2>L3，容量大小上L1<L2<L3。緩存越大CPU運(yùn)行越快，但成本越高。
微架構(gòu)的先進(jìn)性：保持CPU性能領(lǐng)先的關(guān)鍵
微架構(gòu)（Micro Architecture）：CPU的硬件電路設(shè)計(jì)構(gòu)造方式。
微架構(gòu)又稱為微體系結(jié)構(gòu)或者微處理器體系結(jié)構(gòu)，是給定的指令集在處理其中的執(zhí)行方法。某一給定指令集可以在不同微架構(gòu)中執(zhí)行，但在實(shí)施中可能因設(shè)計(jì)目的和技術(shù)效果有所不同。
微架構(gòu)包括取址單元、譯指單元、執(zhí)行單元、計(jì)算單元、訪存單元等部分。
CPU使用取址單元從內(nèi)存中取出代碼段，依次在各微架構(gòu)中進(jìn)行處理，最終將內(nèi)存讀寫指令發(fā)給存訪單元，完成內(nèi)存讀寫。
不同微架構(gòu)決定了CPU各方面性能的不同，Intel、AMD兩大巨頭紛紛將微架構(gòu)視作提高產(chǎn)品性能的關(guān)鍵。
以Intel skylake典型架構(gòu)為例
核心架構(gòu)分為前端（黃色部分）、執(zhí)行引擎（綠色部分）、載入/存儲(chǔ)單元（紫色部分）三部分。其中執(zhí)行引擎與載入/存儲(chǔ)單元又并稱為后端。
在微架構(gòu)中要依次完成1）取指、2）解碼（譯碼）、3）執(zhí)行、4）寫回，完成一次指令的執(zhí)行。
取指：從內(nèi)存中獲取指令，明確CPU要執(zhí)行的程序。
解碼：將程序指令解碼為計(jì)算機(jī)內(nèi)部的微操作，需要將一個(gè)指令分解為多個(gè)操作。
執(zhí)行：執(zhí)行解碼后的指令，如加、減、乘、除、與、或、非；還會(huì)進(jìn)行分支預(yù)測(cè)。
寫回：CPU將執(zhí)行結(jié)果儲(chǔ)存在執(zhí)行儲(chǔ)存器或內(nèi)存中。
前端：取指、譯碼
Decode（譯碼）：把IQ中的指令譯碼成μop，skylake為四路譯碼，包括3個(gè)簡(jiǎn)單譯碼器和1個(gè)復(fù)雜譯碼器。
Branch Predictor（分支預(yù)測(cè)）：預(yù)測(cè)指令分支的方向。
Skylake譯碼流水線每周期譯碼出5條微指令，上代只有4條；增強(qiáng)了分支預(yù)測(cè)能力；增大前端容量，提高取指、譯碼效率。
執(zhí)行引擎：這一部分有大量的執(zhí)行單元、調(diào)度器、寄存器等部件。包括浮點(diǎn)執(zhí)行與整數(shù)執(zhí)行兩部分，分別執(zhí)行不同的運(yùn)算。
Scheduler：亂序執(zhí)行時(shí)，進(jìn)行μop的調(diào)度分配。
ALU：算數(shù)邏輯單元，不同ALU執(zhí)行不同運(yùn)算，包括整數(shù)計(jì)算、浮點(diǎn)計(jì)算、矢量計(jì)算等。
Skylake與上一代相比，增加了更多的執(zhí)行單元、縮短延遲、提高指令執(zhí)行速度。
載入/存儲(chǔ)單元：將結(jié)果存儲(chǔ)在寄存器或者內(nèi)存。
L1、L2 cache：位于CPU與內(nèi)存之間的臨時(shí)存儲(chǔ)器，容量小于內(nèi)存，但速度更快，從緩存中調(diào)用數(shù)據(jù)可以極大提高CPU運(yùn)行速度。
Skylake在這部分比上一代實(shí)現(xiàn)帶寬提高，改進(jìn)預(yù)取器，提高了存儲(chǔ)速度，加深存儲(chǔ)、寫回緩沖。
架構(gòu)的先進(jìn)性：以Zen3先進(jìn)架構(gòu)為例
微架構(gòu)的設(shè)計(jì)影響CPU可以達(dá)到的最高主頻、最高IPC次數(shù)、CPU的能耗水平等。
Zen3、Zen2微架構(gòu)對(duì)比
2021年Hot Chips會(huì)上，AMD提到Zen3微架構(gòu)層面的改進(jìn)提升了單線程性能，擴(kuò)大了緩存，IPC提升19%，同時(shí)降低了能耗。
Zen 3架構(gòu)相比于Zen 2的升級(jí)：1）更高的時(shí)鐘周期指令數(shù)：Zen 3架構(gòu)可以從每MHz頻率中平均實(shí)現(xiàn)19%的額外性能。2）更低的延遲：Zen 3通過在芯片上實(shí)現(xiàn)各資源相鄰以充分減少通信時(shí)間。3）架構(gòu)設(shè)計(jì)的升級(jí)：更全面的執(zhí)行資源、更高的加載/存儲(chǔ)帶寬等。
以Zen3先進(jìn)架構(gòu)為例
前端分為預(yù)解碼、解碼、指令融合、分支預(yù)測(cè)、指令融合等部分，主要功能為從內(nèi)存中獲取指令和將指令解碼為計(jì)算機(jī)的操作。
Zen3升級(jí)了更快的分支預(yù)測(cè)，“Zen 3”架構(gòu)可以從每MHz頻率中平均提高19%的性能。在分支預(yù)測(cè)出現(xiàn)錯(cuò)誤之后，AMD更優(yōu)化的前端能夠加快回到正確路徑的速度，從而提高了分支預(yù)測(cè)的精度和CPU整體的性能。
執(zhí)行引擎：執(zhí)行解碼后的指令，分為整數(shù)執(zhí)行、浮點(diǎn)執(zhí)行、矩陣執(zhí)行等部分，執(zhí)行不同類型的運(yùn)算。
整數(shù)重排緩沖區(qū)與浮點(diǎn)重排緩沖區(qū)分開，分別進(jìn)行分配和執(zhí)行。
Zen 3架構(gòu)提高了浮點(diǎn)和整數(shù)執(zhí)行單元的寬度和靈活性，來提高執(zhí)行能力。
加載/存儲(chǔ)單元：將結(jié)果存儲(chǔ)在寄存器或者內(nèi)存。
緩存cache：暫存μop，以便后續(xù)使用，加快指令執(zhí)行效率。
更高的載入帶寬(2個(gè)增加到3個(gè))、更高的存儲(chǔ)帶寬(1個(gè)增加到2個(gè))、更靈活的載入/存儲(chǔ)指令、更好的內(nèi)存依賴檢測(cè)。
Intel\AMD微架構(gòu)對(duì)比
在公開的測(cè)評(píng)數(shù)據(jù)中，采用Zen 3架構(gòu)的AMD銳龍芯片性能居于榜首。Rocket Lake與AMD的Zen 3性能相近，但Rocket Lake仍采用14納米制程，功耗和散熱較高。
微架構(gòu)未來方向：更深、更寬、更智能
更深：在并行計(jì)算中執(zhí)行更多的操作。在并行計(jì)算中執(zhí)行更多操作本質(zhì)是加快計(jì)算的速度，提高單一計(jì)算的效率。采用分支預(yù)測(cè)、亂序執(zhí)行來提高流水線上執(zhí)行的效率來實(shí)現(xiàn)這一目的。當(dāng)執(zhí)行任務(wù)時(shí)遇到條件分支的跳轉(zhuǎn)或者指令邏輯的混亂會(huì)降低指令執(zhí)行的效率，分支預(yù)測(cè)后根據(jù)預(yù)測(cè)結(jié)果選擇下一個(gè)指令，亂序計(jì)算可以自行糾正指令執(zhí)行的邏輯，提高效率。Sunny Cove在關(guān)鍵架構(gòu)上的提升包括重新排序緩沖區(qū)，加載緩沖區(qū)等，在內(nèi)存方面，L1擴(kuò)大50%，更大的L2，更大的微指令（μop）緩存等。
更寬：同時(shí)進(jìn)行更多的并行計(jì)算。并行計(jì)算是相對(duì)于串行計(jì)算的概念。并行計(jì)算能夠在同一時(shí)間處理更多問題，從而提高計(jì)算速度，有利于解決更復(fù)雜、規(guī)模更大的問題。執(zhí)行更多的并行計(jì)算的方法有超標(biāo)量執(zhí)行（運(yùn)算時(shí)增加寄存器暫存結(jié)果）、使用多核CPU（多核同時(shí)工作處理更多信息）等。
Sunny Cove架構(gòu)中，寬度分配由4組提升到5組，執(zhí)行端口由8個(gè)增至10個(gè)，存儲(chǔ)帶寬增加。
更智能：優(yōu)化算法提高運(yùn)行效率
優(yōu)化微架構(gòu)中運(yùn)行單元的算法，如流水線和分支預(yù)測(cè)的具體實(shí)現(xiàn)方式等，提高處理同一指令的效率。運(yùn)行單元的數(shù)量、延遲、吞吐量（將資料存到或是讀取出存儲(chǔ)器的速度）都會(huì)影響微架構(gòu)的性能。Sunny Cove微架構(gòu)與前一代相比，提高了分支預(yù)測(cè)精度，并有效降低負(fù)載延遲，增加整數(shù)分頻器。
CPU性能測(cè)試
我們可以用CPU核心數(shù)量、緩存大小、工作主頻、制程節(jié)點(diǎn)來粗略衡量CPU的性能，但這些指標(biāo)無法很好地反映CPU架構(gòu)設(shè)計(jì)帶來的性能差別，所以往往需要通過各種測(cè)試來全面反映CPU性能。
下表為常見CPU測(cè)試，但學(xué)術(shù)界使用最多的還是SPEC測(cè)試，SPEC測(cè)試共有六版，分別為SPEC 2017、SPEC 2006、SPEC 2000、SPEC 1995、SPEC 1992、SPEC 1989，SPEC 2017為最新版。
CPU性能測(cè)試：SPEC CPU 2017測(cè)試
SPEC CPU 2017測(cè)試包含4大種類套件、共43個(gè)測(cè)試。分為浮點(diǎn)型和整型測(cè)試，其中又分為速度（speed單個(gè)事務(wù)處理時(shí)長(zhǎng)）和速率（rate并發(fā)事務(wù)處理能力）兩種測(cè)試方式，測(cè)試結(jié)果得分越高越好。
SPEC CPU 2017是在SPEC CPU 2006的基礎(chǔ)上針對(duì)CPU性能的發(fā)展進(jìn)行的一些改動(dòng)和升級(jí)。
SPEC 2006時(shí)期，基本上CPU都沒有L3或者L3容量很小，隨著技術(shù)的發(fā)展，CPU L3不斷變大，整個(gè)測(cè)試甚至都無需再次訪存工作集，針對(duì)這一點(diǎn)SPEC進(jìn)行了改進(jìn)。此外SPEC刪減了一些有爭(zhēng)議的項(xiàng)目，并與時(shí)俱進(jìn)地調(diào)整、刪減了部分過時(shí)的項(xiàng)目，增加新的項(xiàng)目。
應(yīng)用場(chǎng)景：服務(wù)器/PC/嵌入式等領(lǐng)域?qū)PU性能側(cè)重不同
高性能、低功耗、低成本構(gòu)成了CPU的不可能三角。
不同應(yīng)用場(chǎng)景的CPU對(duì)性能的側(cè)重各有不同，選擇CPU時(shí)，依據(jù)不可能三角進(jìn)行取舍。
服務(wù)器CPU需要高性能，多核多路高可靠、大內(nèi)存、大IO帶寬；PC需要性能功耗平衡、IO接口齊全；移動(dòng)端要求低功耗、高能效；嵌入式要求超低功耗超低成本等。
CPU指令集：指揮機(jī)器工作的指示和命令。
系統(tǒng)發(fā)出的每一個(gè)命令，都需要CPU（硬件）根據(jù)預(yù)設(shè)好的指令來完成，預(yù)設(shè)的很多指令集中在一起就是“指令集”。
例如，英特爾X86指令集中的單指令多數(shù)據(jù)流指令集可以實(shí)現(xiàn)數(shù)據(jù)級(jí)并行，包括MMX、SSE、AVX。其中，MMX指令集指的是多媒體擴(kuò)展指令集。SSE是單指令多數(shù)據(jù)流擴(kuò)展指令集。AVX是高級(jí)矢量拓展指令集。
CPU指令集：可分為CISC復(fù)雜和RISC簡(jiǎn)單指令集
目前，指令集可以分為復(fù)雜指令集（CISC）和簡(jiǎn)單指令集（RISC）。
Reduced Instruction Set Computing (RISC) ：精簡(jiǎn)指令集，它由最簡(jiǎn)單的指令組成，以提高指令執(zhí)行速度。如完成喝水的動(dòng)作，大腦中儲(chǔ)存的動(dòng)作為拿起杯子，吞咽等。當(dāng)執(zhí)行時(shí)需要執(zhí)行細(xì)分步驟。
Complex Instruction Set Computing (CISC) ：復(fù)雜指令集，其包含豐富的復(fù)雜指令集來節(jié)約內(nèi)存。將更多功能步驟集成在了CPU中，如將喝水的完整步驟儲(chǔ)存在大腦中，執(zhí)行時(shí)直接執(zhí)行完整的喝水過程。
CPU指令集：CISC和RISC逐步融合
CISC的出現(xiàn)更早，隨著計(jì)算機(jī)指令發(fā)展得越來越復(fù)雜，為了簡(jiǎn)化指令集而誕生的RISC出現(xiàn)較晚。
如今指令集升級(jí)的方向是“更多”、“更全”。
指令集的迭代更多側(cè)重于對(duì)于原有的指令集進(jìn)行增量性的擴(kuò)充升級(jí)，而非將原有的指令集完全替換。目前的新CPU普遍支持更全面、更多的指令集子類。
復(fù)雜指令集與簡(jiǎn)單指令集的融合趨勢(shì)自上世紀(jì)后期一直保持至今。
比如，Intel在1989年推出的80486處理器就吸收了RISC所擅長(zhǎng)的流水線技術(shù)，為了采用流水線，Intel在CPU中添加了解碼器，將原始的X86指令解碼成簡(jiǎn)短的微指令（μ-ops），經(jīng)過解碼后，X86CPU的運(yùn)行與RISC差異或正在縮小。
CPU指令集：以Intel指令集升級(jí)為例
Intel沿用的指令集包括MMX > SSE > SSE2 > SSE3 > SSSE3 > SSE4.1 > SSE4.2 > AVX > AVX2 > AVX-512，指令集的升級(jí)采用增量升級(jí)的方式。
例如：MMX是Intel推出較早的一項(xiàng)指令集，包括57條多媒體指令，作用是一次處理多個(gè)數(shù)據(jù)，在處理結(jié)果超過實(shí)際能力的時(shí)候也能正常處理；SSE對(duì)圖像處理、浮點(diǎn)運(yùn)算、3D運(yùn)算、視頻音頻處理等多媒體運(yùn)算起到全面增強(qiáng)的作用。
Intel指令集還包括擴(kuò)展指令集，以適應(yīng)不同使用場(chǎng)景需求，如EM64T為服務(wù)器和工作站平臺(tái)提供擴(kuò)充的內(nèi)存尋址能力。
CISC和RISC逐步融合：以ARM為例
ARM通過指令集的升級(jí)實(shí)現(xiàn)CPU性能躍升，在原有指令集中增添新的指令實(shí)現(xiàn)升級(jí)。
ARMv4增加了16位Thumb指令集，作用是減少指令的存儲(chǔ)空間。
ARMv5引入SIMD指令，將語音及圖像的處理功能提升至原來的4倍。
ARMv6引入了混合16位/32位的Thumb-2指令集，與Thumb相比減少使用31%的內(nèi)存，性能提高40%。
ARMv8引入A64指令集，使架構(gòu)可以在AArch64（針對(duì)64位處理技術(shù)）下運(yùn)行，同時(shí)原有指令集可在AArch32狀態(tài)運(yùn)行。
ARMv9可以完全兼容ARMv8，同時(shí)提高了安全性、機(jī)器學(xué)習(xí)能力、向量處理能力和數(shù)字信號(hào)處理能力。
CPU指令集：特性決定應(yīng)用領(lǐng)域
早期指令集的特性決定應(yīng)用領(lǐng)域。
根據(jù)不同的指令集和架構(gòu)特點(diǎn)，適用于不同的領(lǐng)域。其中RISC指令集具有低功耗的特點(diǎn)，衍生出ARM、MIPS和RISC-V等指令架構(gòu)，廣泛應(yīng)用于嵌入式和移動(dòng)領(lǐng)域；CISC以高性能著稱，代表是X86指令架構(gòu)，廣泛應(yīng)用于PC端和服務(wù)器端。
CPU指令集：生態(tài)的源頭
指令集是生態(tài)的源頭，生態(tài)要針對(duì)相應(yīng)的指令集架構(gòu)進(jìn)行兼容優(yōu)化，才能最大限度和穩(wěn)定的發(fā)揮軟件性能。
CPU的生態(tài)包括相應(yīng)操作系統(tǒng)，工具鏈以及應(yīng)用軟件，一定規(guī)模的生態(tài)將構(gòu)筑起CPU行業(yè)的進(jìn)入壁壘。
Wintel、AA體系高筑生態(tài)壁壘，形成主導(dǎo)。
兩大主導(dǎo)生態(tài)體系：1）基于X86指令系統(tǒng)和Windows操作系統(tǒng)的Wintel體系；2）基于 ARM 指令系統(tǒng)和 Android 操作系統(tǒng)的 AA 體系。
Wintel憑借高性能X86架構(gòu)與先發(fā)優(yōu)勢(shì)占領(lǐng)桌面 CPU 市場(chǎng)；AA依靠開源、可二次開發(fā)指令結(jié)構(gòu)的優(yōu)勢(shì)立足于低功耗、性能需求較低的移動(dòng)市場(chǎng)。
生態(tài)決定進(jìn)入壁壘的高低
X86高性能利于進(jìn)入PC和服務(wù)器市場(chǎng)，高生態(tài)壁壘造就主導(dǎo)。
在PC端和服務(wù)器市場(chǎng)，X86系列以極高的性能與Windows綁定形成“Wintel”主導(dǎo)聯(lián)盟，主流的廠商都是基于X86系列對(duì)軟件進(jìn)行兼容優(yōu)化，從而在PC和服務(wù)器市場(chǎng)上建立起了龐大的生態(tài)體系。重構(gòu)生態(tài)環(huán)境的高成本形成進(jìn)入壁壘。
ARM低功耗利于進(jìn)入移動(dòng)端，生態(tài)閉環(huán)實(shí)現(xiàn)主導(dǎo)。
憑借獨(dú)特的IP授權(quán)的商業(yè)模式，成功在移動(dòng)終端、嵌入式設(shè)備的某些細(xì)分領(lǐng)域占據(jù)90%以上份額，形成完整生態(tài)閉環(huán)。桌面PC市場(chǎng)，ARM份額逐漸變大，蘋果MacOS、新版windows均采用ARM。國內(nèi)企業(yè)中，華為鯤鵬也采用ARM服務(wù)器。
MIPS指令集在工控機(jī)、網(wǎng)絡(luò)設(shè)備中應(yīng)用廣泛，國內(nèi)某L廠商為重要玩家。
RISC-V指令集具有開源、精簡(jiǎn)、可擴(kuò)展性強(qiáng)、可定制化特點(diǎn)，十分契合物聯(lián)網(wǎng)、5G、AI等新興領(lǐng)域的應(yīng)用，國內(nèi)外企業(yè)紛紛布局，或?qū)⒊蔀橹袊酒灾骰年P(guān)鍵突破口。
我們認(rèn)為，從性能和成本出發(fā)，ARM在服務(wù)器和PC端市場(chǎng)替代X86存在可能性。
性能：隨著技術(shù)的不斷迭代，現(xiàn)階段CISC與RISC已逐步走向融合；同時(shí)ARM架構(gòu)性能方面不輸于X86，且功耗低、性能設(shè)計(jì)自由度高、自主化程度強(qiáng)。
成本：在云端采用ARM平臺(tái)服務(wù)器，可以做到端云同構(gòu)，大幅節(jié)省原先云端x86+邊緣端ARM開發(fā)調(diào)試成本，使各大企業(yè)有充足動(dòng)力更換服務(wù)器端指令架構(gòu)。
如今ARM憑借性能、成本等優(yōu)勢(shì)，在低端市場(chǎng)實(shí)力較強(qiáng)，但Arm發(fā)布的Neoverse V1和N2在性能上有很大提升，有望進(jìn)一步挑戰(zhàn)x86架構(gòu)。
指令集發(fā)展趨勢(shì)1：ARM在服務(wù)器端有望打破生態(tài)壁壘逐步替代X86
在服務(wù)器和PC端市場(chǎng)，巨頭開始擁抱Arm生態(tài)。
2020年，蘋果新一代Mac book Air發(fā)布，使用了基于ARM架構(gòu)的M1處理器，跑分結(jié)果超過Intel i9處理器。華為云、微軟Azure、Google也一直計(jì)劃部署ARM服務(wù)器。
我們認(rèn)為：1）短期內(nèi)，X86架構(gòu)的生態(tài)護(hù)城河極為寬闊。ARM架構(gòu)突破需要一定的積累。2）中長(zhǎng)期來看，ARM系若大力投入打造完整的產(chǎn)業(yè)生態(tài)，打通在服務(wù)器端穩(wěn)定性和生態(tài)壁壘，有望占據(jù)更多市場(chǎng)份額。
指令集發(fā)展趨勢(shì)2：RISC-V新型的開源架構(gòu)
RISC-V被業(yè)內(nèi)寄予厚望，可能挑戰(zhàn)ARM的地位。
從特性來說，RISC-V是一種開源、開放的架構(gòu)，應(yīng)用更加靈活，指令簡(jiǎn)單，開發(fā)成本低于ARM。
在IoT、AI、邊緣計(jì)算等新興領(lǐng)域，RISC-V有很強(qiáng)的競(jìng)爭(zhēng)力，比ARM更有優(yōu)勢(shì)。
RISC-V發(fā)展在中國獲得政策支持。
2018年7月，上海將 RISC-V 列入政府扶持對(duì)象，為國內(nèi)首例。
2018年11月8日，中國開放指令生態(tài)（RISC-V）聯(lián)盟（簡(jiǎn)稱 CRVA）成立，中國科學(xué)院院士倪光南為理事長(zhǎng)，副理事長(zhǎng)包括學(xué)術(shù)界與業(yè)界成員，旨在促進(jìn)產(chǎn)學(xué)結(jié)合推動(dòng)RISC發(fā)展。
中國企業(yè)紛紛入局RISC-V。
平頭哥、芯來科技、兆易創(chuàng)新、華米科技等新創(chuàng)立企業(yè)紛紛瞄準(zhǔn)RISC-V架構(gòu)。2019年7月，平頭哥發(fā)布玄鐵910，性能超過當(dāng)時(shí)最好的RISC-V處理器，可以應(yīng)用于智能駕駛等領(lǐng)域。
RISC-V：設(shè)計(jì)簡(jiǎn)單、模塊化、可拓展性強(qiáng)
RISC-V架構(gòu)具有免費(fèi)、開源的特征，其不僅允許使用者修改架構(gòu)相關(guān)源代碼，更直接給出基于此的商業(yè)授權(quán)。
RISC-V具有以下三個(gè)基本特征：
1）設(shè)計(jì)簡(jiǎn)單。RISC-V架構(gòu)指令集文檔的篇幅相對(duì)X86和ARM架構(gòu)大幅減少。2）模塊化。在模塊化的實(shí)現(xiàn)方式下，RISC-V便于用戶將各模塊進(jìn)行組合來滿足不同需求。3）可擴(kuò)展性。RISC-V支持第三方的擴(kuò)展，用戶可以擴(kuò)展自己的指令子集，實(shí)現(xiàn)定制化。
RISC-V：借助AIoT和邊緣計(jì)算的浪潮，國內(nèi)外RISC-V生態(tài)建設(shè)加速推動(dòng)
指令簡(jiǎn)單、可擴(kuò)展性強(qiáng)的RISC-V架構(gòu)，適應(yīng)物聯(lián)網(wǎng)、邊緣計(jì)算時(shí)代靈活性和要求低成本的特點(diǎn)，受到了全球廠商們的關(guān)注和使用。
國內(nèi)外RISC-V生態(tài)建設(shè)加速推動(dòng)。
加州大學(xué)伯克利分校在2015年成立非盈利組織RISC-V基金會(huì)，截止2021年12月已經(jīng)有來自七十多個(gè)國家、超過兩千名成員加入。
國產(chǎn)RISC-V架構(gòu)相關(guān)產(chǎn)品加快商業(yè)化進(jìn)程，平頭哥、華米、兆易創(chuàng)新等企業(yè)已發(fā)布了RISC-V架構(gòu)可商用化產(chǎn)品。
請(qǐng)您關(guān)注，了解每日最新的行業(yè)分析報(bào)告！報(bào)告屬于原作者，我們不做任何投資建議！如有侵權(quán)，請(qǐng)私信刪除，謝謝！
英特爾CPU，作為計(jì)算機(jī)行業(yè)的核心動(dòng)力源泉，一直以其卓越的性能和穩(wěn)定的品質(zhì)受到廣大消費(fèi)者的青睞。雖然，英特爾CPU應(yīng)用非常廣泛，但是也有不少的朋友對(duì)于它的優(yōu)勢(shì)特點(diǎn)都不太了解。那么您知道英特爾CPU的優(yōu)勢(shì)特點(diǎn)有哪些嗎?下面泰盛國際小編為您介紹：
英特爾CPU的優(yōu)勢(shì)特點(diǎn)，主要表現(xiàn)在以下方面：
一、性能卓越：
旗艦級(jí)CPU如Intel Core i9-X系列，采用高性能架構(gòu)(如Alder Lake)，擁有多達(dá)16個(gè)核心(8大核+8小核)和32線程，睿頻頻率最高可達(dá)5.3GHz，適用于高端游戲和多任務(wù)處理，提供極致性能體驗(yàn)。
高端主流CPU如Core i7和部分i9型號(hào)，具有優(yōu)秀的單核和多核性能表現(xiàn)，適合對(duì)性能要求較高的游戲玩家和內(nèi)容創(chuàng)作者。
中端主流CPU以Core i5系列為主，具備良好的性價(jià)比，足以應(yīng)對(duì)日常辦公、娛樂以及多數(shù)主流游戲需求。
二、技術(shù)突破：
英特爾CPU采用了混合架構(gòu)技術(shù)，如Intel Core i9 第14代處理器具有8個(gè)P-core(性能核)和16個(gè)E-core(能效核)，這種設(shè)計(jì)可以確保在處理重要任務(wù)時(shí)提供高性能，同時(shí)在處理次要任務(wù)時(shí)保持低功耗。
英特爾的Turbo Boost Max 3.0技術(shù)和Thermal Velocity Boost功能可以在不犧牲續(xù)航的情況下實(shí)現(xiàn)強(qiáng)大的運(yùn)算能力。
超線程技術(shù)(Hyper-Threading)允許在每個(gè)物理內(nèi)核上運(yùn)行多個(gè)線程，提高了CPU的吞吐量和效率。
三、功耗控制：
英特爾CPU在功耗控制方面表現(xiàn)出色，例如，在高性能筆記本CPU中，通過動(dòng)態(tài)功耗共享可以延長(zhǎng)電池使用時(shí)間，使用戶在任何環(huán)境下都能自由編輯和玩游戲而不會(huì)出現(xiàn)延遲。
四、擴(kuò)展性良好：
英特爾CPU支持高內(nèi)存容量和大存儲(chǔ)空間，如第14代i9處理器支持高達(dá)192GB的內(nèi)存和最多32TB的存儲(chǔ)空間，這對(duì)于需要處理大量數(shù)據(jù)和運(yùn)行復(fù)雜應(yīng)用的用戶來說非常有用。
五、兼容性廣泛：
英特爾CPU與各種操作系統(tǒng)和應(yīng)用軟件具有良好的兼容性，如Windows 11系統(tǒng)，經(jīng)過測(cè)試可以在搭載英特爾酷睿m7處理器的筆記本電腦上穩(wěn)定運(yùn)行。
綜上所述，英特爾CPU以其卓越的性能、領(lǐng)先的技術(shù)、良好的功耗控制、擴(kuò)展性和廣泛的兼容性而備受用戶青睞。值得一提的是，大家在選購英特爾CPU時(shí)，可以選擇泰盛國際科技這家業(yè)內(nèi)知名的大型電子元器件分銷貿(mào)易公司，我們能憑借其深厚的行業(yè)經(jīng)驗(yàn)和廣泛的市場(chǎng)布局，為消費(fèi)者提供了豐富多樣的英特爾CPU選擇。