日Intel和AMD發現了單核處理器是有極限的，然后他們都不做單核了開始了多核處理器的道路，實際上到了現在單核處理器基本在PC和手機領域消失了。單核處理器：明明……明明是我先來的，但……為什么會這樣呢？
16核32線程的處理器都要進入主流市場了
其實說白了就是想做一個超強的單核處理器難度實在是太高了，想提升處理器的單核性能無法就兩條道路，一是通過架構的改良提升處理器IPC，二是直接提升處理器的頻率。架構的改良需要大量的時間和資源投入，別看現在Intel和AMD一年弄一個新架構出來，實際上他們大部分時間都是在原有架構上小修小改來提升性能，這樣不但更容易更快速，而且不容易翻車。架構的大改雖然可能帶來較大的性能提升，但是也有時會弄出不適合的產品而大潰退，較好的正面例子就是Intel的Core、Sandy Bridge和AMD的Zen架構，而反例則是Intel的奔騰4和AMD的推土機處理器。
而想提升處理器的頻率也不是簡單的事情，處理器的頻率不單止和架構有關，和所用的制程工藝的關系更大，實質上是摩爾定律已經失效了，這個影響了半導體行業50年的金科玉律隨著硅基芯片物理極限的到來已經失效了，從28nm節點之后其實就沒有帶來很大的性能改進了，而且功耗問題也越來越嚴重。
大家都知道理論上制程工藝越先進（制程數字越小），CPU性能會更高，功耗、發熱會更低，但是實際上這個問題很復雜，CPU的功耗可以分為靜態功耗（Static Power）及動態功耗（Dynamic Power），前者主要是漏電流引起的，制程越先進，漏電流又有增加的趨勢，而動態功耗可以用1/2*CV2F這個公式來計算，F頻率越高，動態功耗就越高。
為了上更高的頻率，電壓增加不可避免，但電壓高了功耗也高了，總之靜態功耗、動態功耗的存在就決定了CPU頻率越高，功耗就會極速增加，將會嚴重影響處理器的性能表現，因為要降頻。
Intel打磨14nm已經很多年了
制程工藝的放緩導致CPU頻率不可能大幅提升，有很多人會想到那么有沒有非常牛的CPU架構讓IPC性能大幅提升呢？理論上這種思路是可以的，但是現實很殘酷，CPU架構還是要服從半導體工藝物理定律的，沒有先進的工藝，再好的CPU架構也不可能實現。
總的來說提升單核性能的難度其實相當的高，那有沒有簡單快捷提升CPU性能的方法呢？當然有啦，而且道理大家應該都懂，一雙手工作速度不夠快，再加多一雙手就行了，對CPU來說也是一樣，堆疊更多的核心數量就可以輕松的讓性能翻倍，這雖然會提升處理器的生產成本，但是與一個全新的架構研發成本相比，這不算什么。
Intel Nehalem架構
CPU主流市場從單核到雙核，從雙核到四核的升級速度很快，但是四核處理器做了消費級主流平臺旗艦很長一段時間（AMD的K10.5六核處理器的存在感實在不高，至于那些推土機我都不知道說它是八核還是四模組八線程好了），直到AMD的銳龍處理器橫空出世，主流平臺才逐漸向八核邁進，今年AMD會把16核的Zen 2處理器推向市場，Intel的Comet Lake 10核處理器也準備在今年發布，處理器向多核發展是現在的大趨勢，當然能否充分發揮多核處理器的性能就得看程序的多線程優化了，如果程序不能調用這么多內核這么多線程的話就無法發揮多內核的優勢，這點就要辛苦程序員了。
多小伙伴對賽揚、奔騰、酷睿i3、i5、i7，以及Ryzen3、5、7都耳熟能詳，也大概知道他們之間性能差別挺大的。但是他們之間究竟怎么區分的你真了解嗎？
數字之差 差之千里
決定CPU性能的，其實不是名字上的差別，真正能夠讓他們擁有不同名稱、性能表現及價格差距的，是CPU的頻率、線程、核心、緩存及功耗。通過不同的組合方式，實現CPU之間性能差異區分——當然了，CPU在制造的時候很大程度擁有比較高的一致性，有些產品是通過屏蔽不合格的晶元切割晶片區域降級而來。
舉個栗子，8代酷睿i3是4核心，i5則是6核心；i5是6線程，而i7就變成了6核心12線程。諸如此類，通過規格上的差異來實現差別化。不過這些主要的區別除了紙面上規格不同還有跑分時總分的差別，究竟體現在使用中會有什么不同呢？
頻率作用
頻率是決定CPU性能特別基礎的一個性能參考，頻率高低直接影響CPU運算的快慢。隨著技術變化，現在除了基礎頻率，還有一個加速頻率，這個加速頻率其實是為了動態平衡天平的兩端：功耗和性能而生，在可控的功耗范圍內實現性能最大化。不過值得注意，像酷睿i3之類就沒有加速頻率這回事。如此一來，從基本的頻率入手，CPU就已經拉開性能檔次了。
核心和超線程
多線處理時候，硬核心的數量決定性能差異。最簡單的例子，玩游戲的同時錄制視頻（實時編碼），多核心的處理器明顯好很多——這可以讓多個應用分別擁有“專屬的CPU”，相當于一對一專屬客服的感覺。值得注意，核心數量和線程數量從本質上是兩個不同的東西，多線程建立在單一核心的基礎上。超線程則是充分利用單一核心的性能，讓它沒有閑置浪費，尤其大型單機游戲類特別明顯。也就是說，程序對多線程有優化的話，線程越多，任務完成越快，如果沒有優化，只使用了一個線程，那么主頻越高，運行效能越高的CPU，任務完成越快。
所以你可以看到，如果僅僅是玩游戲，高頻率、單核性能強勁的i3甚至不輸給Ryzen5，但是在需要多核心的應用下，Ryzen5的尾燈i3都看不到。
緩存的作用
在電腦中，CPU高速緩存是用于減少處理器訪問內存所需平均時間的一個設計。其容量遠小于內存，但速度卻可以接近處理器的頻率。當CPU發出內存訪問請求時，會先查看緩存內是否有請求數據。如果存在（命中），則不經訪問內存直接返回該數據；如果不存在（失效），則要先把內存中的相應數據載入緩存，再將其返回處理器，這個緩存大小很大程度上左右著CPU的處理性能，而且差距很明顯。所以也可以看到，無論是AMD的Ryzen3、5、7還是酷睿i3、i5、i7，緩存大小都做了不同設計，性能在這里也拉開了不少。
熱功耗設計的差別
除了這些，還有熱功耗設計的差異，性能和功耗成正比，這是不可回避的事情。目前入門及主流級別的CPU熱功耗設計都是65W這一水平線，性能級CPU在90W至95W之間，旗艦級CPU通常要120W至150W左右的水平。可以說，某種程度上看熱功耗設計也能知道CPU大概屬于什么級別的產品。
另外要提一點，目前筆記本CPU也可以依靠熱功耗設計快速判斷性能等級，比如輕薄本全部采用的是15W的CPU；45W的全部為性能級產品，當然從這里也能看到，移動版CPU的性能肯定是比同級別桌面CPU差很多，畢竟熱功耗設計在那里擺著。
當然了，CPU在指令集、運算的其他方面還有很多差別，它們也會影響CPU性能，但是這幾個明顯的規格區別影響最大。通過這幾點，CPU下至幾百元，上至幾千元的差價也就逐步拉開了。
報告出品方/分析師：中信證券研究所 楊澤原、丁奇）
CPU的核心競爭力在于微架構等因素決定的性能先進性和生態豐富性。國內CPU廠商分別以X86/MIPS/ARM等指令集為起點，大力投入研發保持架構先進，推動產業開放構建自主生態，加速追趕全球頭部企業。
CPU本質是一塊大規模的集成電路，主要由運算器和控制器組成。
CPU是計算機的運算和控制核心。
它的主要功能可以分為兩點：1）解釋計算機中的指令；2）對數據進行運算處理。
CPU性能決定計算機運行的快慢，其性能的提升帶來計算機運算效率的提高。
CPU的工作流程主要分為三個階段：取指、解碼和執行。
控制器從計算機內存里讀取指令（取指），經過翻譯之后（解碼），通知運算器加載/計算/保存（執行）。
CPU產業鏈：設計→制造→封裝測試
CPU產業鏈主要包括芯片設計、芯片制造、封裝測試三個主要環節。此外，在上游還包括設計技術授權、EDA軟件等支持技術。
芯片設計：將芯片的邏輯、系統以及性能轉化為具體實物芯片設計的過程。該環節具有知識密集型特點，有較高的附加值和利潤率，奠定了產品性能的基調。
芯片制造：將圖紙制作成刻好電路的晶圓，其生產過程包括流片（試生產）、晶棒制造、晶圓制造、完成電路及元件加工與制作。
封裝測試：封裝是將晶圓加工為芯片的過程，測試是對芯片質量進行檢測的過程。這一過程的門檻和風險都相對較低，國產廠商具有相對優勢。
IC 設計公司的商業模式主要分為兩類：IDM模式和 Fabless 模式。
IDM模式指的是Integrated Design and Manufacture，垂直整合制造模式，即一家公司包攬芯片的設計、制造、封測等，早期的集成電路企業大多使用這種模式，但是由于成本過高，只有少數企業，如Intel、三星、德州儀器等能夠維持這種模式。
Fabless模式指的是專注芯片設計、研發和銷售的模式，不包含芯片的制造、封測。而Foundry指的是專門負責芯片制造生產的廠家。
性能好壞決定CPU是否“能用”，是商業化落地的核心要素之一。運行程序的速度基本決定了CPU的性能。
CPU性能評價比較的通用公式為：性能=(IPC*主頻)/指令數量。
評估CPU性能的參數主要包括：微架構、主頻、內核/線程、緩存大小、制程、功耗等，除主頻為外參數通常都影響IPC值。CPU主頻越高，IPC越高，CPU的性能越強。
我們認為，評估CPU性能的指標依次為：微架構、制程>核數/線程>互聯>主頻>緩存>其他。
CPU性能影響因素：制程、內核、線程
我們認為各類參數中，微架構、制程、核數/線程、互聯、主頻等參數/維度對CPU的性能影響較大。
制程：CPU集成電路的密集度。同樣數量晶體管，更小的制程意味著更低的功耗和發熱。如今主流工藝制程為7納米（AMD最新產品），先進制程可達3納米。
內核：CPU核心的計算組成部分。
線程：CPU內核調度和分配的基本單位。使得一個核心內有多個邏輯CPU來分別執行功能，實現高效率的并行計算。
對于能夠并行執行的場景來說，例如視頻剪輯、虛擬機等專業應用，通常內核/線程越多，CPU的計算性能越強，但在超過一定數量范圍后，核心之間的通訊也會拖累計算速度，最終抵消掉多內核/線程帶來的性能提升。
對于順序執行的場景，例如解壓縮、視頻編解碼、圖片編輯、辦公應用、影音娛樂、游戲等場景，更為注重的是CPU單核的性能強度。
主頻：CPU的時鐘頻率，處理器每秒工作次數。時鐘頻率的高低在很大程度上反映了CPU計算速度的快慢，常在電腦參數中里可以看到的3.3GHZ，4.0GHZ等就是CPU的主頻參數。
功耗：CPU的發熱量。功耗增加將導致芯片發熱量的增大和可靠性的下降。
緩存：指可以進行高速數據交換的存儲器，它先于內存與CPU交換數據。用于減少處理器訪問內存所需平均時間。
緩存分為一級(L1)、二級(L2)、三級(L3)緩存，在讀取速度上L1>L2>L3，容量大小上L1<L2<L3。緩存越大CPU運行越快，但成本越高。
微架構的先進性：保持CPU性能領先的關鍵
微架構（Micro Architecture）：CPU的硬件電路設計構造方式。
微架構又稱為微體系結構或者微處理器體系結構，是給定的指令集在處理其中的執行方法。某一給定指令集可以在不同微架構中執行，但在實施中可能因設計目的和技術效果有所不同。
微架構包括取址單元、譯指單元、執行單元、計算單元、訪存單元等部分。
CPU使用取址單元從內存中取出代碼段，依次在各微架構中進行處理，最終將內存讀寫指令發給存訪單元，完成內存讀寫。
不同微架構決定了CPU各方面性能的不同，Intel、AMD兩大巨頭紛紛將微架構視作提高產品性能的關鍵。
以Intel skylake典型架構為例
核心架構分為前端（黃色部分）、執行引擎（綠色部分）、載入/存儲單元（紫色部分）三部分。其中執行引擎與載入/存儲單元又并稱為后端。
在微架構中要依次完成1）取指、2）解碼（譯碼）、3）執行、4）寫回，完成一次指令的執行。
取指：從內存中獲取指令，明確CPU要執行的程序。
解碼：將程序指令解碼為計算機內部的微操作，需要將一個指令分解為多個操作。
執行：執行解碼后的指令，如加、減、乘、除、與、或、非；還會進行分支預測。
寫回：CPU將執行結果儲存在執行儲存器或內存中。
前端：取指、譯碼
Decode（譯碼）：把IQ中的指令譯碼成μop，skylake為四路譯碼，包括3個簡單譯碼器和1個復雜譯碼器。
Branch Predictor（分支預測）：預測指令分支的方向。
Skylake譯碼流水線每周期譯碼出5條微指令，上代只有4條；增強了分支預測能力；增大前端容量，提高取指、譯碼效率。
執行引擎：這一部分有大量的執行單元、調度器、寄存器等部件。包括浮點執行與整數執行兩部分，分別執行不同的運算。
Scheduler：亂序執行時，進行μop的調度分配。
ALU：算數邏輯單元，不同ALU執行不同運算，包括整數計算、浮點計算、矢量計算等。
Skylake與上一代相比，增加了更多的執行單元、縮短延遲、提高指令執行速度。
載入/存儲單元：將結果存儲在寄存器或者內存。
L1、L2 cache：位于CPU與內存之間的臨時存儲器，容量小于內存，但速度更快，從緩存中調用數據可以極大提高CPU運行速度。
Skylake在這部分比上一代實現帶寬提高，改進預取器，提高了存儲速度，加深存儲、寫回緩沖。
架構的先進性：以Zen3先進架構為例
微架構的設計影響CPU可以達到的最高主頻、最高IPC次數、CPU的能耗水平等。
Zen3、Zen2微架構對比
2021年Hot Chips會上，AMD提到Zen3微架構層面的改進提升了單線程性能，擴大了緩存，IPC提升19%，同時降低了能耗。
Zen 3架構相比于Zen 2的升級：1）更高的時鐘周期指令數：Zen 3架構可以從每MHz頻率中平均實現19%的額外性能。2）更低的延遲：Zen 3通過在芯片上實現各資源相鄰以充分減少通信時間。3）架構設計的升級：更全面的執行資源、更高的加載/存儲帶寬等。
以Zen3先進架構為例
前端分為預解碼、解碼、指令融合、分支預測、指令融合等部分，主要功能為從內存中獲取指令和將指令解碼為計算機的操作。
Zen3升級了更快的分支預測，“Zen 3”架構可以從每MHz頻率中平均提高19%的性能。在分支預測出現錯誤之后，AMD更優化的前端能夠加快回到正確路徑的速度，從而提高了分支預測的精度和CPU整體的性能。
執行引擎：執行解碼后的指令，分為整數執行、浮點執行、矩陣執行等部分，執行不同類型的運算。
整數重排緩沖區與浮點重排緩沖區分開，分別進行分配和執行。
Zen 3架構提高了浮點和整數執行單元的寬度和靈活性，來提高執行能力。
加載/存儲單元：將結果存儲在寄存器或者內存。
緩存cache：暫存μop，以便后續使用，加快指令執行效率。
更高的載入帶寬(2個增加到3個)、更高的存儲帶寬(1個增加到2個)、更靈活的載入/存儲指令、更好的內存依賴檢測。
Intel\AMD微架構對比
在公開的測評數據中，采用Zen 3架構的AMD銳龍芯片性能居于榜首。Rocket Lake與AMD的Zen 3性能相近，但Rocket Lake仍采用14納米制程，功耗和散熱較高。
微架構未來方向：更深、更寬、更智能
更深：在并行計算中執行更多的操作。在并行計算中執行更多操作本質是加快計算的速度，提高單一計算的效率。采用分支預測、亂序執行來提高流水線上執行的效率來實現這一目的。當執行任務時遇到條件分支的跳轉或者指令邏輯的混亂會降低指令執行的效率，分支預測后根據預測結果選擇下一個指令，亂序計算可以自行糾正指令執行的邏輯，提高效率。Sunny Cove在關鍵架構上的提升包括重新排序緩沖區，加載緩沖區等，在內存方面，L1擴大50%，更大的L2，更大的微指令（μop）緩存等。
更寬：同時進行更多的并行計算。并行計算是相對于串行計算的概念。并行計算能夠在同一時間處理更多問題，從而提高計算速度，有利于解決更復雜、規模更大的問題。執行更多的并行計算的方法有超標量執行（運算時增加寄存器暫存結果）、使用多核CPU（多核同時工作處理更多信息）等。
Sunny Cove架構中，寬度分配由4組提升到5組，執行端口由8個增至10個，存儲帶寬增加。
更智能：優化算法提高運行效率
優化微架構中運行單元的算法，如流水線和分支預測的具體實現方式等，提高處理同一指令的效率。運行單元的數量、延遲、吞吐量（將資料存到或是讀取出存儲器的速度）都會影響微架構的性能。Sunny Cove微架構與前一代相比，提高了分支預測精度，并有效降低負載延遲，增加整數分頻器。
CPU性能測試
我們可以用CPU核心數量、緩存大小、工作主頻、制程節點來粗略衡量CPU的性能，但這些指標無法很好地反映CPU架構設計帶來的性能差別，所以往往需要通過各種測試來全面反映CPU性能。
下表為常見CPU測試，但學術界使用最多的還是SPEC測試，SPEC測試共有六版，分別為SPEC 2017、SPEC 2006、SPEC 2000、SPEC 1995、SPEC 1992、SPEC 1989，SPEC 2017為最新版。
CPU性能測試：SPEC CPU 2017測試
SPEC CPU 2017測試包含4大種類套件、共43個測試。分為浮點型和整型測試，其中又分為速度（speed單個事務處理時長）和速率（rate并發事務處理能力）兩種測試方式，測試結果得分越高越好。
SPEC CPU 2017是在SPEC CPU 2006的基礎上針對CPU性能的發展進行的一些改動和升級。
SPEC 2006時期，基本上CPU都沒有L3或者L3容量很小，隨著技術的發展，CPU L3不斷變大，整個測試甚至都無需再次訪存工作集，針對這一點SPEC進行了改進。此外SPEC刪減了一些有爭議的項目，并與時俱進地調整、刪減了部分過時的項目，增加新的項目。
應用場景：服務器/PC/嵌入式等領域對CPU性能側重不同
高性能、低功耗、低成本構成了CPU的不可能三角。
不同應用場景的CPU對性能的側重各有不同，選擇CPU時，依據不可能三角進行取舍。
服務器CPU需要高性能，多核多路高可靠、大內存、大IO帶寬；PC需要性能功耗平衡、IO接口齊全；移動端要求低功耗、高能效；嵌入式要求超低功耗超低成本等。
CPU指令集：指揮機器工作的指示和命令。
系統發出的每一個命令，都需要CPU（硬件）根據預設好的指令來完成，預設的很多指令集中在一起就是“指令集”。
例如，英特爾X86指令集中的單指令多數據流指令集可以實現數據級并行，包括MMX、SSE、AVX。其中，MMX指令集指的是多媒體擴展指令集。SSE是單指令多數據流擴展指令集。AVX是高級矢量拓展指令集。
CPU指令集：可分為CISC復雜和RISC簡單指令集
目前，指令集可以分為復雜指令集（CISC）和簡單指令集（RISC）。
Reduced Instruction Set Computing (RISC) ：精簡指令集，它由最簡單的指令組成，以提高指令執行速度。如完成喝水的動作，大腦中儲存的動作為拿起杯子，吞咽等。當執行時需要執行細分步驟。
Complex Instruction Set Computing (CISC) ：復雜指令集，其包含豐富的復雜指令集來節約內存。將更多功能步驟集成在了CPU中，如將喝水的完整步驟儲存在大腦中，執行時直接執行完整的喝水過程。
CPU指令集：CISC和RISC逐步融合
CISC的出現更早，隨著計算機指令發展得越來越復雜，為了簡化指令集而誕生的RISC出現較晚。
如今指令集升級的方向是“更多”、“更全”。
指令集的迭代更多側重于對于原有的指令集進行增量性的擴充升級，而非將原有的指令集完全替換。目前的新CPU普遍支持更全面、更多的指令集子類。
復雜指令集與簡單指令集的融合趨勢自上世紀后期一直保持至今。
比如，Intel在1989年推出的80486處理器就吸收了RISC所擅長的流水線技術，為了采用流水線，Intel在CPU中添加了解碼器，將原始的X86指令解碼成簡短的微指令（μ-ops），經過解碼后，X86CPU的運行與RISC差異或正在縮小。
CPU指令集：以Intel指令集升級為例
Intel沿用的指令集包括MMX > SSE > SSE2 > SSE3 > SSSE3 > SSE4.1 > SSE4.2 > AVX > AVX2 > AVX-512，指令集的升級采用增量升級的方式。
例如：MMX是Intel推出較早的一項指令集，包括57條多媒體指令，作用是一次處理多個數據，在處理結果超過實際能力的時候也能正常處理；SSE對圖像處理、浮點運算、3D運算、視頻音頻處理等多媒體運算起到全面增強的作用。
Intel指令集還包括擴展指令集，以適應不同使用場景需求，如EM64T為服務器和工作站平臺提供擴充的內存尋址能力。
CISC和RISC逐步融合：以ARM為例
ARM通過指令集的升級實現CPU性能躍升，在原有指令集中增添新的指令實現升級。
ARMv4增加了16位Thumb指令集，作用是減少指令的存儲空間。
ARMv5引入SIMD指令，將語音及圖像的處理功能提升至原來的4倍。
ARMv6引入了混合16位/32位的Thumb-2指令集，與Thumb相比減少使用31%的內存，性能提高40%。
ARMv8引入A64指令集，使架構可以在AArch64（針對64位處理技術）下運行，同時原有指令集可在AArch32狀態運行。
ARMv9可以完全兼容ARMv8，同時提高了安全性、機器學習能力、向量處理能力和數字信號處理能力。
CPU指令集：特性決定應用領域
早期指令集的特性決定應用領域。
根據不同的指令集和架構特點，適用于不同的領域。其中RISC指令集具有低功耗的特點，衍生出ARM、MIPS和RISC-V等指令架構，廣泛應用于嵌入式和移動領域；CISC以高性能著稱，代表是X86指令架構，廣泛應用于PC端和服務器端。
CPU指令集：生態的源頭
指令集是生態的源頭，生態要針對相應的指令集架構進行兼容優化，才能最大限度和穩定的發揮軟件性能。
CPU的生態包括相應操作系統，工具鏈以及應用軟件，一定規模的生態將構筑起CPU行業的進入壁壘。
Wintel、AA體系高筑生態壁壘，形成主導。
兩大主導生態體系：1）基于X86指令系統和Windows操作系統的Wintel體系；2）基于 ARM 指令系統和 Android 操作系統的 AA 體系。
Wintel憑借高性能X86架構與先發優勢占領桌面 CPU 市場；AA依靠開源、可二次開發指令結構的優勢立足于低功耗、性能需求較低的移動市場。
生態決定進入壁壘的高低
X86高性能利于進入PC和服務器市場，高生態壁壘造就主導。
在PC端和服務器市場，X86系列以極高的性能與Windows綁定形成“Wintel”主導聯盟，主流的廠商都是基于X86系列對軟件進行兼容優化，從而在PC和服務器市場上建立起了龐大的生態體系。重構生態環境的高成本形成進入壁壘。
ARM低功耗利于進入移動端，生態閉環實現主導。
憑借獨特的IP授權的商業模式，成功在移動終端、嵌入式設備的某些細分領域占據90%以上份額，形成完整生態閉環。桌面PC市場，ARM份額逐漸變大，蘋果MacOS、新版windows均采用ARM。國內企業中，華為鯤鵬也采用ARM服務器。
MIPS指令集在工控機、網絡設備中應用廣泛，國內某L廠商為重要玩家。
RISC-V指令集具有開源、精簡、可擴展性強、可定制化特點，十分契合物聯網、5G、AI等新興領域的應用，國內外企業紛紛布局，或將成為中國芯片自主化的關鍵突破口。
我們認為，從性能和成本出發，ARM在服務器和PC端市場替代X86存在可能性。
性能：隨著技術的不斷迭代，現階段CISC與RISC已逐步走向融合；同時ARM架構性能方面不輸于X86，且功耗低、性能設計自由度高、自主化程度強。
成本：在云端采用ARM平臺服務器，可以做到端云同構，大幅節省原先云端x86+邊緣端ARM開發調試成本，使各大企業有充足動力更換服務器端指令架構。
如今ARM憑借性能、成本等優勢，在低端市場實力較強，但Arm發布的Neoverse V1和N2在性能上有很大提升，有望進一步挑戰x86架構。
指令集發展趨勢1：ARM在服務器端有望打破生態壁壘逐步替代X86
在服務器和PC端市場，巨頭開始擁抱Arm生態。
2020年，蘋果新一代Mac book Air發布，使用了基于ARM架構的M1處理器，跑分結果超過Intel i9處理器。華為云、微軟Azure、Google也一直計劃部署ARM服務器。
我們認為：1）短期內，X86架構的生態護城河極為寬闊。ARM架構突破需要一定的積累。2）中長期來看，ARM系若大力投入打造完整的產業生態，打通在服務器端穩定性和生態壁壘，有望占據更多市場份額。
指令集發展趨勢2：RISC-V新型的開源架構
RISC-V被業內寄予厚望，可能挑戰ARM的地位。
從特性來說，RISC-V是一種開源、開放的架構，應用更加靈活，指令簡單，開發成本低于ARM。
在IoT、AI、邊緣計算等新興領域，RISC-V有很強的競爭力，比ARM更有優勢。
RISC-V發展在中國獲得政策支持。
2018年7月，上海將 RISC-V 列入政府扶持對象，為國內首例。
2018年11月8日，中國開放指令生態（RISC-V）聯盟（簡稱 CRVA）成立，中國科學院院士倪光南為理事長，副理事長包括學術界與業界成員，旨在促進產學結合推動RISC發展。
中國企業紛紛入局RISC-V。
平頭哥、芯來科技、兆易創新、華米科技等新創立企業紛紛瞄準RISC-V架構。2019年7月，平頭哥發布玄鐵910，性能超過當時最好的RISC-V處理器，可以應用于智能駕駛等領域。
RISC-V：設計簡單、模塊化、可拓展性強
RISC-V架構具有免費、開源的特征，其不僅允許使用者修改架構相關源代碼，更直接給出基于此的商業授權。
RISC-V具有以下三個基本特征：
1）設計簡單。RISC-V架構指令集文檔的篇幅相對X86和ARM架構大幅減少。2）模塊化。在模塊化的實現方式下，RISC-V便于用戶將各模塊進行組合來滿足不同需求。3）可擴展性。RISC-V支持第三方的擴展，用戶可以擴展自己的指令子集，實現定制化。
RISC-V：借助AIoT和邊緣計算的浪潮，國內外RISC-V生態建設加速推動
指令簡單、可擴展性強的RISC-V架構，適應物聯網、邊緣計算時代靈活性和要求低成本的特點，受到了全球廠商們的關注和使用。
國內外RISC-V生態建設加速推動。
加州大學伯克利分校在2015年成立非盈利組織RISC-V基金會，截止2021年12月已經有來自七十多個國家、超過兩千名成員加入。
國產RISC-V架構相關產品加快商業化進程，平頭哥、華米、兆易創新等企業已發布了RISC-V架構可商用化產品。
請您關注，了解每日最新的行業分析報告！報告屬于原作者，我們不做任何投資建議！如有侵權，請私信刪除，謝謝！