又到了畢業(yè)季，畢業(yè)==失業(yè)，想必為找工作的童鞋們都不這樣認(rèn)為吧，作為集成電路的新興產(chǎn)業(yè)，F(xiàn)PGA越來(lái)越受到廣大學(xué)子的青睞，那么，如何學(xué)習(xí)FPGA，你準(zhǔn)備好了嗎？
01
首先要掌握語(yǔ)言
還沒(méi)學(xué)數(shù)電的先學(xué)數(shù)電。數(shù)電是FPGA邏輯基礎(chǔ)。入門，首先要掌握HDL（HDL=+VHDL）對(duì)于語(yǔ)言，可以選擇，也可以選擇VHDL。建議有C語(yǔ)言基礎(chǔ)的，選擇VHDL，因?yàn)榕cC語(yǔ)言比較像，很容易混淆，最后你會(huì)發(fā)現(xiàn)，你花了大量時(shí)間去區(qū)分這兩種語(yǔ)言，而不是在學(xué)習(xí)如何使用它。當(dāng)然，如果思維能轉(zhuǎn)得過(guò)來(lái)，也可以選。
可以通過(guò)實(shí)例實(shí)現(xiàn)來(lái)熟悉語(yǔ)法法則和編譯器（這里的編譯器是硅編譯器又叫綜合器，常用的編譯器有：、ISE、、 、的VCS、、的、/Actel的、 pro），可以模仿著寫，直到不依賴書本獨(dú)立完成實(shí)例。編譯完代碼，就打開(kāi)RTL圖，看一下綜合出來(lái)是什么樣的電路。
HDL是硬件描述語(yǔ)言，突出硬件特點(diǎn)，所以要用數(shù)電的思維去思考HDL，而不是用C語(yǔ)言或者其它高級(jí)語(yǔ)言，如果不能理解這句話的。在這一階段，推薦的教材是《傳奇》、《 FPGA設(shè)計(jì)與實(shí)踐教程》、《 HDL高級(jí)數(shù)字設(shè)計(jì)》或者是《用于邏輯綜合的VHDL》。不看書也能寫出個(gè)三段式狀態(tài)機(jī)就可以進(jìn)入下一階段了。《 FPGA設(shè)計(jì)與實(shí)踐教程》關(guān)于的講解淺顯易懂，總結(jié)了的常規(guī)用法。學(xué)習(xí)起來(lái)非常容易。
此外，手上必須準(zhǔn)備或者VHDL的官方文檔，《官方標(biāo)準(zhǔn)手冊(cè)-》、《IEEE VHDL 》，對(duì)于語(yǔ)法問(wèn)題的時(shí)候能查一下。
02
獨(dú)立完成中小規(guī)模的數(shù)字電路設(shè)計(jì)
現(xiàn)在，可以設(shè)計(jì)一些數(shù)字電路了，像VGA顯示、UART、DDS等等，推薦的教材是《 FPGA設(shè)計(jì)與實(shí)踐教程》，富含有大量的接口例程，而且代碼風(fēng)格統(tǒng)一。在這一階段，我們的目標(biāo)是：拿到指標(biāo)要求或者時(shí)序圖，能用HDL設(shè)計(jì)電路去實(shí)現(xiàn)它。這里你需要一塊開(kāi)發(fā)板，可以選的 IV系列，或者的 6。還沒(méi)掌握HDL之前千萬(wàn)不要買開(kāi)發(fā)板，因?yàn)橘I回來(lái)也沒(méi)用。這里我們沒(méi)必要每次編譯通過(guò)就下載代碼，可以用仿真（此外還有、NC 、的-HDL、VCS、/Verdi等仿真工具），如果仿真都不能通過(guò)那就不用下載了，肯定不行的。在這里先掌握簡(jiǎn)單的就可以了。推薦的教材是《 of HDL 》。
03
掌握設(shè)計(jì)方法和設(shè)計(jì)原則
如果發(fā)現(xiàn)綜合出來(lái)的電路盡管沒(méi)錯(cuò)，但有很多警告。這個(gè)時(shí)候，得學(xué)會(huì)同步設(shè)計(jì)原則、優(yōu)化電路，是速度優(yōu)先還是面積優(yōu)先，時(shí)鐘樹(shù)應(yīng)該怎樣設(shè)計(jì)，怎樣同步兩個(gè)異頻時(shí)鐘等等FPGA（中經(jīng)常會(huì)出現(xiàn)的問(wèn)題）。推薦的教材是《F
》、《IP核芯志-數(shù)字邏輯設(shè)計(jì)思想》、《 FPGA/CPLD設(shè)計(jì)》第二版的基礎(chǔ)篇和高級(jí)篇兩本。學(xué)會(huì)加快編譯速度（增量式編譯、），靜態(tài)時(shí)序分析（），嵌入式邏輯分析儀（）就算是通關(guān)了。如果有不懂的地方可以暫時(shí)跳過(guò)，因?yàn)檫@部分還需要足量的實(shí)踐，才能有較深刻的理解。
04
學(xué)會(huì)提高開(kāi)發(fā)效率。
因?yàn)楹虸SE的編輯器功能太弱，影響了開(kāi)發(fā)效率。所以建議大家使用 text編輯器中代碼片段的功能，以減少重復(fù)性勞動(dòng)。也是常用的仿真工具，學(xué)會(huì)TCL/TK以編寫適合自己的DO文件，使得仿真變得自動(dòng)化，推薦的教材是《TCL/TK入門經(jīng)典》。通常大家都是用版本控制器Git備份代碼，可以提高工作效率。文件比較器 也是個(gè)比較常用的工具，Git也有比較功能。此外，也可以使用 來(lái)替代，這樣效率會(huì)更高一些。如果是做IC驗(yàn)證的，就必須掌握 和驗(yàn)證方法學(xué)（UVM）。推薦的教材是《 using 》、《The UVM 》、《 -2012語(yǔ)法手冊(cè)》。
掌握了TCL/TK之后，可以學(xué)習(xí)虛擬Jtag（ISE也有類似的工具）制作屬于自己的調(diào)試工具，此外，有時(shí)間的話，最好再學(xué)個(gè)。腳本，意味著一勞永逸。
05
增強(qiáng)理論基礎(chǔ)
這個(gè)時(shí)候，我們就已經(jīng)會(huì)使用FPGA了，但是還有很多事情做不了（比如，F(xiàn)IR濾波器、PID算法、OFDM等），因?yàn)槔碚摏](méi)學(xué)好。我大概地分幾個(gè)方向供大家參考，后面跟的是要掌握的理論課。
1、信號(hào)處理——信號(hào)與系統(tǒng)、數(shù)字信號(hào)處理、數(shù)字圖像處理、現(xiàn)代數(shù)字信號(hào)處理、盲信號(hào)處理、自適應(yīng)濾波器原理、雷達(dá)信號(hào)處理
2、接口應(yīng)用——如：UART、SPI、IIC、USB、CAN、PCIE、Rapid IO、DDR、TCP/IP、SPI4.2(10G以太網(wǎng)接口)、SATA、光纖、、HDMI
3、無(wú)線通信——信號(hào)與系統(tǒng)、數(shù)字信號(hào)處理、通信原理、移動(dòng)通信基礎(chǔ)、隨機(jī)過(guò)程、信息論與編碼
4、CPU設(shè)計(jì)——計(jì)算機(jī)組成原理、單片機(jī)、計(jì)算機(jī)體系結(jié)構(gòu)、編譯原理
5、儀器儀表——模擬電子技術(shù)、高頻電子線路、電子測(cè)量技術(shù)、智能儀器原理及應(yīng)用
6、控制系統(tǒng)——自動(dòng)控制原理、現(xiàn)代控制理論、過(guò)程控制工程、模糊控制器理論與應(yīng)用
7、壓縮、編碼、加密——數(shù)論、抽象代數(shù)、現(xiàn)代編碼技術(shù)、信息論與編碼、數(shù)據(jù)壓縮導(dǎo)論、應(yīng)用密碼學(xué)、音頻信息處理技術(shù)、數(shù)字視頻編碼技術(shù)原理
在FPGA涉及到的諸多知識(shí)，我們可以選一個(gè)感興趣的方向，但是工作中很有可能用到其中幾個(gè)方向的知識(shí)，所以理論還是學(xué)得越多越好。如果你要更上一層，數(shù)學(xué)和英語(yǔ)是不可避免的。
06
學(xué)會(huì)使用仿真
設(shè)計(jì)FPGA算法的時(shí)候，多多少少都會(huì)用到，比如CRC的系數(shù)矩陣、數(shù)字濾波器系數(shù)、各種表格和文本處理等。此外，還能用于調(diào)試HDL（用的計(jì)算結(jié)果跟用HDL算出來(lái)的一步步對(duì)照，可以知道哪里出問(wèn)題）。推薦的教材是《寶典》和《數(shù)字濾波器的與FPGA實(shí)現(xiàn)》。
07
足量的實(shí)踐
這個(gè)時(shí)候我們至少讀過(guò)幾遍芯片手冊(cè)（官網(wǎng)有）信息論與編碼視頻教程，然后可以針對(duì)自己的方向，做一定量的實(shí)踐了（期間要保持良好的代碼風(fēng)格，增加元件例化語(yǔ)句的可讀性，繪制流程圖/時(shí)序圖，撰寫文檔的習(xí)慣）。比如：通信類的可以做調(diào)制解調(diào)算法，儀表類的可以做總線分析儀等等。不過(guò)這些算法，在書上只是給了個(gè)公式、框圖而已，跟實(shí)際的差距很大，甚至?xí)X(jué)得書上的東西都很膚淺。那么，我們可以在知網(wǎng)、百度文庫(kù)、、、Q群共享、博客上面找些相關(guān)資料（校外的朋友可以在淘寶買個(gè)知網(wǎng)賬號(hào)）。其實(shí)，當(dāng)?shù)搅诉@個(gè)階段，恭喜你，你已經(jīng)達(dá)到了職業(yè)級(jí)水平，有空就多了解一些前沿技術(shù)，這將有助于你的職業(yè)規(guī)劃。
在工作當(dāng)中，或許你需要關(guān)注很多協(xié)議和行業(yè)標(biāo)準(zhǔn)，協(xié)議可以在EETOP上面找到，而標(biāo)準(zhǔn)（如：國(guó)家標(biāo)準(zhǔn)GB和GB/T，國(guó)際標(biāo)準(zhǔn)ISO）就推薦《標(biāo)準(zhǔn)網(wǎng)》和《標(biāo)準(zhǔn)分享網(wǎng)》。
08
圖像處理
（這部分只寫給想學(xué)圖像處理的朋友，也是由淺入深的路線）
1、。花一、兩周的時(shí)間學(xué)習(xí)PS，對(duì)圖像處理有個(gè)大概的了解，知道各種圖片格式、直方圖、色相、通道、濾鏡、拼接等基本概念，并能使用它。這部分是0基礎(chǔ)，目的讓大家對(duì)圖像處理有個(gè)感性的認(rèn)識(shí)，而不是一上來(lái)就各種各樣的公式推導(dǎo)。推薦《 CS6完全自學(xué)教程》。
2、基于或的圖像處理。有C/C++基礎(chǔ)的可以學(xué)習(xí)，否則的話，建議學(xué)。這個(gè)階段下，只要學(xué)會(huì)簡(jiǎn)單的調(diào)用函數(shù)即可，暫時(shí)不用深究實(shí)現(xiàn)的細(xì)節(jié)。推薦《數(shù)字圖像處理版》、《學(xué)習(xí)》。
3、圖像處理的基礎(chǔ)理論。這部分的理論是需要高數(shù)、復(fù)變、線性代數(shù)、信號(hào)與系統(tǒng)、數(shù)字信號(hào)處理等基礎(chǔ)，基礎(chǔ)不好的話，建議先補(bǔ)補(bǔ)基礎(chǔ)再來(lái)。看不懂的理論也可以暫時(shí)先放下，或許學(xué)到后面就自然而然地開(kāi)竅了。推薦《數(shù)字圖像處理》。
4、基于FPGA的圖像處理。把前面學(xué)到的理論運(yùn)用到FPGA上面，如果這時(shí)你有前面第七個(gè)階段的水平，你將輕松地獨(dú)立完成圖像算法設(shè)計(jì)（圖像處理是離不開(kāi)接口的，上面第五個(gè)階段有講）。推薦《基于FPGA的嵌入式圖像處理系統(tǒng)設(shè)計(jì)》、《基于FPGA的數(shù)字圖像處理原理及應(yīng)用》。
5、進(jìn)一步鉆研數(shù)學(xué)。要在算法上更上一層，必然需要更多的數(shù)學(xué)，所以這里建議學(xué)習(xí)實(shí)分析、泛涵分析、小波分析等。
下面這兩個(gè)階段是給感興趣的朋友介紹的。
09
數(shù)電的盡頭是模電
現(xiàn)在FPGA內(nèi)部的事情是難不到你的信息論與編碼視頻教程，但是信號(hào)出了FPGA，你就沒(méi)法控制了。這個(gè)時(shí)候必須學(xué)好模電。比如：電路分析、模擬電子技術(shù)、高頻電子線路、PCB設(shè)計(jì)、EMC、SI、PI等等，能設(shè)計(jì)出一塊帶兩片DDR3的FPGA開(kāi)發(fā)板，就算通關(guān)了。具體的學(xué)習(xí)路線可以參考本博客的《如何學(xué)習(xí)硬件設(shè)計(jì)——理論篇》和《如何學(xué)習(xí)硬件設(shè)計(jì)——實(shí)踐篇》。
10
學(xué)無(wú)止境
能到這個(gè)境界，說(shuō)明我們已經(jīng)很厲害了，但是還有很多東西要學(xué)的，因?yàn)镕PGA常常要跟CPU交互，也就是說(shuō)我們得經(jīng)常跟軟件工程師交流，所以也得懂點(diǎn)軟件方面的知識(shí)。比如ARM（的ZYNQ和的SOC會(huì)用到ARM的硬核，請(qǐng)參考本博客的《如何學(xué)習(xí)嵌入式軟件》）、DSP、Linux、安卓、上位機(jī)（QT、C#、JAVA）都可以學(xué)一下，反正學(xué)無(wú)止境的。
11
其它問(wèn)題
a、為什么不推薦學(xué)習(xí)NIOS II和等軟核？
1、性價(jià)比不高，一般的軟核性能大概跟 M3或M4差不多，用FPGA那么貴的東西去做一個(gè)性能一般的CPU，在工程上是非常不劃算的。不如另外加一塊M3。
2、加上軟核，可能會(huì)影響到其它的邏輯的功能。這是在資源并不十分充足的情況下，再加上軟核，導(dǎo)致布局布線變得相當(dāng)困難。
3、軟核不開(kāi)源，出現(xiàn)Bug的時(shí)候，不容易調(diào)試。
4、工程上很少使用，極有可能派不上用場(chǎng)。
b、為什么不推薦0基礎(chǔ)學(xué)習(xí)ZYNQ或SOC？
1、容易讓人有傍同心理。傍同心理是指一個(gè)人通過(guò)渲染與自己有親近關(guān)系的人的杰出，來(lái)掩蓋和彌補(bǔ)自己在這方面的不足，從而獲得心理上的平衡。自己在學(xué)習(xí)很厲害的東西，然后也感覺(jué)自己很厲害，但這只是錯(cuò)覺(jué)而已。
2、入門應(yīng)該學(xué)習(xí)盡量簡(jiǎn)單的東西，要么專心學(xué)習(xí)ARM，要么專心學(xué)習(xí)FPGA。這樣更容易有成就感，增強(qiáng)信心。
3、ZYNQ和SOC的應(yīng)用領(lǐng)域并不廣，還有很多人沒(méi)聽(tīng)過(guò)這種東西，導(dǎo)致求職的不利。
4、開(kāi)發(fā)工具編譯時(shí)間長(zhǎng)，浪費(fèi)較多時(shí)間。
5、絕大多數(shù)工作，都只是負(fù)責(zé)一方面，也就是說(shuō)另一方面，很有可能派不上用場(chǎng)。
c、為什么已經(jīng)存在那么多IP核，仍然需要寫HDL？
1、問(wèn)這種問(wèn)題的，一般是學(xué)生，他們沒(méi)有做過(guò)產(chǎn)品，沒(méi)有遇到過(guò)工程上的問(wèn)題。
2、IP核并非萬(wàn)能，不能滿足所有需求。
3、盡量少用閉源IP核，一旦出問(wèn)題，這種黑匣子很可能讓產(chǎn)品難產(chǎn)。
4、深入理解底一層次，可以更好地使用高一層次。該法則可以適用于所有編程語(yǔ)言。
