操屁眼的视频在线免费看,日本在线综合一区二区,久久在线观看免费视频,欧美日韩精品久久综

、總線(Bus)

將每個外設采用獨立的信號線連到處理器不可行，且處理器在單一時間內只會對一個外設進行訪問，那么久采用共享的信號線將所有的芯片連在一起呢?這就是總線概念的由來。

對于總線，我們往往說總線是處理器的，而其它的外設是掛在總線上的。那有一個問題，我們每一時間只能訪問掛在總線上的一個外設，那如何區分這些外設呢?和我們的路一樣，我們需要用地址來區分每一個家庭，在總線上，也是采用地址來進行區分的。這樣，總線就根據其功能分為兩類了。一類是地址總線，這一總線上的數據只會是從處理器向外設“流”，是單向的。另一類則是數據總線，用來將數據從處理器傳送到外設(從處理器的角度來說是寫操作)或者是將數據從外設傳送到處理器(從處理器的角度來說是讀操作)，顯然，數據總線是雙向的。也就是說，在我們的嵌入式系統中同時存在地址總線和數據總線將所有需要與處理器進行通訊的芯片連在一起的。

總線是有寬度的，正如我們的路分為“三車道”或是“四車道”，我們說32位處理器，是指其數據總線寬度是32位，也就是“有32輛車能同時跑”，顯然，寬度越是寬我們的處理器速度就越是快，因為我們從外設芯片存取數據的速度會更快，這就是為什么我們的計算機向64位發展的原因。同樣的，地址總線也是有寬度的，對于32位處理器其最大寬度也就是32位。

總線的概念有了，那接下來的一個問題是，即使是每一個外設都有一個地址，那這一地址記在哪里呢?是放在外設芯片上嗎?如果這樣的話，那就有一個問題，每一類外設的地址必須是不能重疊的，而當一個產品中需要兩塊一樣的芯片的話，兩塊芯片的地址就無法區分了，看來這樣操作存在問題。還有，如果這樣的話每一個外設也得與(比如，32根)數據總線完全相連，并監聽數據線以了解處理器是不是在“叫”自己，這樣很是復雜。此外，地址也有可能因為外設種類的增多而用光。總的來說地址不能存放在外設芯片，那如何讓外設知道，此時它是被處理器招換從而需要進行讀寫訪問的呢?答案就是芯片的片選(CS， chip select)信號，或者又號使能(ENable)信號。

二、電平(Level)

在數字電路中，1表示高電平，0表示低電平，一個數字電路的管腳，總是存在一個電平的，要么高要么低，或者說要么1要到0。

三、片選(CS 或EN)

片選信號對于外設芯片來講，就是一個(也是一根)通知信號，告訴芯片“嘿，請開門，我要放些東西進來，或是拿些東西走”，這里的東西只能是數據，不可能是玉米棒什么的。那有個問題，這個信號源從哪里來呢?顯然，只能從處理器來。那是不是也是像總線那樣，每一個芯片都共用一根線連在一起呢?如果這樣，可能處理器“一叫開門”所有的芯片都將“門”打開了。如果是處理器寫數據，那可能所有的芯片都被寫入同樣的數據。而取數據時，每個外設芯片都向外“扔”數據，這一定會造成數據總線沖突，因為有的芯片向總線上“扔”1，有的則“扔”0，這種情況下處理器一定會“發瘋”的，因為它不知道應當得到1還是0。

即然這樣，那顯然不能將所有的片選信號連在一起了，只能是各芯片的片選信號獨立。前面提到了地址總線，我們是采用一根地址線連一個外設芯片呢?還是采用其它的方法。如果采用一根地址線連一個外設芯片，那可能最多只能掛接32個芯片了，這顯然不行。其實，在現實中，是采用32位的數字來表示一個外設芯片的地址的，比如1可以表示芯片A，而6534可以表示另外一個芯片B，等等。由此看來，理論上我們可以表示2的32次方(4294967296)個設備，之所以說理論上，是因為有的設備要占用大量的地址。即然這樣，那還有一個問題，如果將32位的地址總線轉換成芯片的一根片選信號呢?這需要引入譯碼(器)的概念。

四、高阻態

很顯然，當處理器從目標外設讀數據時，我們希望其它沒有被選上的芯片的數據總線不會對目標外設所要傳送的數據有影響，那怎么辦呢?實際上，當芯片沒有被選中時，其數據總線都處于高阻態。所謂的高阻態，我們可以理解成這一管腳在外設芯片內部是斷開的，如此一來，顯然不會對處理器從目標外設讀取數據造成任何的影響了。我們說當一個芯片沒有被選中或是沒有被使能時，其數據總線一定是處于高阻態的。前面用了“門”的開和關來打比方，那“門”是指什么呢?是指外設的數據總線，片選信號的作用就是控制將外設的數據總線與處理器的數據總線相連或是斷開。

五、譯碼(器)

譯碼器將一個數據轉換成一根信號線上的信號，比如3/8譯碼器，可以將一個位寬是3位的數據轉換成8根(2的3次方)完全獨立的信號線，當向數據側寫入二進制的011時，對應的是8根線的第3根，當輸入二進制的111時，對應的是8根線中的最后一根。有了譯碼器，處理器的地址線就簡化了，只要32根地址線加上外面的譯碼器，就可以訪問大量的外設芯片了。外部設備的選擇問題，我們已經解決了，現在還得回頭看一看數據總線。

在嵌入式系統中，所有芯片的數據總線可以理解成是直接相連的。之所以用了“可以理解”一詞，是因為為了提高總線的負載能力，其中會加入總線驅動器。為了理解，我們看一看我們生活中的自來水，比如，在北京理論上可能所有的水管是連在一起的，但中間可能為了提高水壓，存在很多小的水站用來增加供水壓力，而不可能全北京所有的自來水自接來自一個水廠。即然所有的數據總線是連在一起的，那就可能會有問題。當向外部設備寫數據時，處理器先向地址總線輸送目標外設的地址，地址譯碼器將其轉換成一根信號的片選信號送到了目標外設，目標外設收到這一信號后，將“門”打開。接下來處理器將要傳送到外設的數據往數據總線上一放，由于只有目標外設芯片打開了“門”，所以數據只會進入到目標外設，而其它的外設什么也不會收到。很好!處理器向外寫數據應當沒有問題，我們接下來看一看讀。讀的話，由于數據是從外設輸送到處理器的，盡管我們采用和寫一樣的方法打開目標外設的“門”，但此時，其它的外設也在數據總線上，它們有可能處于1也可能處于0，是不是會影響處理器讀取目標外設的數據呢?結果當然不會，但我們得引入另一個概念：高阻態。

六、電平的有效性

前面我們了解了什么是片選信號，也講到了三態門，需要指出的是片選信號通常不是三態門，其只存在兩個狀態，即高電平或是低電平。前面我們也說了，片選信號是用來“開門”的，而片選信號又有高和低電平，那到底是高電平表示“開門”呢?還是低電平?對于這一問題，我們稱如果一個電平對于一個片選信號表示“開門”那么它就是這一信號的有效電平。比如，對于一個片選信號，如果低電平表示“開門”，那么我們說這個片選信號是低電平有效的。雖然，在這里我們用片選信號來解釋電平的有效性，但是很多信號都存在有效性的問題，比如，后面我們將要談的讀信號和寫信號都存在有效性問題。

七、驅動

總線上的數據是誰放上去的我們就說誰是那一時刻的驅動者。也就是說，當處理器向外設寫數據時，它是在驅動數據總線的，而當處理器從目標外設讀取數據時，目標外設是在驅動數據總線的。對于地址總線，因為只可能從處理器向目標外設寫，所以地址總線永遠是由處理器驅動的。當一個芯片沒有被選中時，我們說它并不驅動數據總線。

八、三態門

前面我們說到外設芯片的數據總線在沒有被選中時其處于高阻態，當被選中時，其電平可能是高(1)或是低(0)。如此一來，我們說外設的數據總線其芯片管腳是屬于三態門的，即存在高電平、低電平和高阻態，三個狀態。更多的關于三態門的講解可參看前面寫的文章《高阻態和三態門》。

九、讀信號

當處理器需要從外設芯片讀取信號時，除了需要產生片選信號外，還需要告訴外設芯片這是一個讀操作，而不是一個寫操作，這是通過讀信號來實現的。

十、時序

在前面我們說到當處理器要向外設芯片寫數據時，需要先將所需訪問的外設的地址放在地址總線上，然后，由譯碼器將地址總線上的數據轉換成片選信號，片選信號則使能目標外設芯片，接下來處理器寫數據到數據總線上，從而完成一個寫操作。顯然，在處理器將數據寫到數據總線之前地址線上的數據必須一直保留一段時間，否則的話譯碼器不能長時間的使片選信號有效。當完成了數據的寫操作后，處理器就不需要保證地址總線上的地址有效了。我們可以看出，這一系列的操作都有一定嚴格的時間順序的，這稱之為時序。時序描述了處理器與外部設備的交互信號 “規程”，大家只有按照這一“規程”來操作，才能保證處理器與外部設備之間能正常的通訊。這好比，我們的道路上的紅綠燈，如果我們行人和車輛不按照其指示來通行的話，就會出現事故。通常，采用時序圖來描述芯片之間通訊的信號“規程”。

從圖中我們可以看出ADDRESS是表示地址總線的，DQ是表示數據總線的,CE是片選信號，且是低電平有效，其寬度要保證在進行讀操作時總是有效的。學會看時序圖對于做嵌入式系統開發非常有幫助，因為我們不可避免的要與芯片打交道。在時序圖中，通常會標識很多的時間需求信息。在寫啟動代碼時需要初始化各地址空間的片選地址寄存器和讀寫時序，時序的配置依據就是來自于外設芯片的時間需求，這是芯片手冊很重要的一部分內容。當一個地址空間中存在多個外設芯片時，我們需要考慮到其中最慢的外設芯片的時間需求，否則的話有的芯片就不能正常工作。

十一、寫信號

前面講了讀信號，我想對于寫信號也就不難理解了，這個信號用于告訴外設芯片，這是一個向外設芯片寫數據的操作。

十二、中斷

中斷從硬件的角度來看就是一個能產生高、低電平的一根信號線，但理解它需要從處理器的角度出發。我們說過了，處理器從微觀上看，所做的工作是按順序進行的，其對程序的處理只能是一條指令一條指令的執行。如果存在需要對外設芯片進行訪問，而有可能從處理器發出讀、寫命令后，由于外設通常比處理器慢很多，所以外設芯片需要一些時間來準備好所需的數據。在這種情況下，如果處理器一直等外設芯片的返回數據再執行后續的指令的話，將耗費寶貴的時間，這些時間完全可以用來做其它的工作。別忘了，從宏觀上看來處理器常常是多任務的，任務是指操作系統所提供的調度單位。當一個任務因為等待外設芯片的數據而阻塞時，我們可以切換到另外的任務，從而提高處理效率。這就有一個問題，當處理器去處理另一個任務時，如果外設芯片的數據好了的話，如果告訴處理器呢?對了!就是通過中斷信號。中斷信號的高、低電平可以用來表示是否有中斷需要處理器注意以處理特定的事件(比如，外設數據準備好了的事件)。

由此看來，中斷的引入能大大的提高處理器的運用效率。為了使用處理器上的中斷，一開始我們需要初始化好處理器的中斷控制器，比如安裝好所需的中斷服務程序或稱之為ISR(Interrupt Service Routine)，然后，打開中斷屏蔽位。中斷服務程序中需要做如下的操作：

1 從外設讀入或向外設寫數據。讀還是寫通常需要讀取外設的中斷狀態寄存器來決定。

2 清除外設的中斷信號。我們知道，中斷信號是由外設芯片驅動的，為了告訴外設芯片，處理器已經處理完了所需做的工作，那么處理器需要通過一定的方式通知外設芯片。這種方式就是向外設芯片的寄存器中的某一位寫入一個數據，比如，可能是寫入1表示清中斷，也可能是寫入0表示清中斷，這通常在外設的數據手冊中能查到。當外設收到了處理器的清中斷請求后，其就會驅動中斷線使其無效。比如，一個外設的中斷線是當其為低電平表示有中斷，將其從低電平變為高電平就是驅動為無效。

3 清除處理器的中斷信號標識。處理器中往往也會保存外部中斷信號是否發生過，當我們處理完了外設芯片的中斷時，我們也需要清除處理器上的標識，從而為下一次中斷做準備。需要注意的是，清外設的中斷必須發生在請處理器中斷標識之前!

中斷還存在一個觸發方式問題。有兩種觸發方式 ，一種是電平觸發，另一種是沿觸發。電平觸發是指電平的高低表示外設是否有中斷，而沿觸發則是能過中斷線上的電平的升或降來表示的，顯然，存在兩種沿觸發方式。一種是中斷線從低電平變為高電平，我們稱之為上升沿觸發，另一處是中斷線從高電平轉換為低電平，我們稱之為下降沿觸發。總的來說中斷的觸發方式有電平觸發、上升沿觸發和下降沿觸發。電平觸發方式中處理中中斷設置很重要的一個步驟。

十三、萬用表

萬用表通常是用來查看電平的高低、電阻的大小等的，是常用且必不可少的工具之一。在嵌入式系統開發中，我們常用的是數字萬用表。

十四、I/O端口

前面提到了外設(芯片))，現在是對外設進行分類的時候了。大體上外設分為兩類，一類是存儲器外設，而另一類是非存儲器外設，后者常被稱之為I/O設備，這里的I/O是Input/Output的簡寫，即輸入、輸出。可見，I/O外設是一個非常寬泛的概念。對于存儲器外設，其特點是，它所占用的空間是連續的一片。比如，SDRAM內存就是屬于存儲器外設，如果其容量是8M字節，那么其占用的地址空間也會是8M的。與存儲器外設所不同的是，I/O外設所點用的地址一般都很少。比如一個I/O外設可能存在多個控制寄存器，這些控制寄存器從處理器來看就是多個I/O端口(地址)，向這個地址寫數據就是向外設所對應的寄存器寫數據，反之，也可以是讀。比如，一個串口芯片可能存在多個寄存器，一個用來查詢芯片的狀態，一個用來設置芯片的功能，另一個用來讀取芯片從串口線所收到的數據，最后，還有一個用來向芯片寫數據以向串口線上發送數據。對于這一串口芯片的寄存器，從處理器的角度來看，都是獨立的I/O端口。

I/O端口存在讀、寫性問題，有的端口是只讀的，有的端口是只寫的，還有的端口是即可讀也可寫，其讀寫性是由外設芯片的寄存器所決定的，在芯片的數據手冊中能找到。需要指出的是，有些存儲器外設也存在I/O端口，以對其進行一定的控制。從I/O端口這一名字來看，對于處理器來說，就是對從外面讀入數據或是向外面輸出數據的一個接口總稱。

十五、示波器

在嵌入式系統開發中，我們不可避免的要與外設芯片打交道。調試驅動程序時，除了需要完全看明白芯片的數據手冊，且在軟件高度的過程中，還需要看我們所期望的信號電平是否發生在芯片上。比如，我們在寫驅動程序時，需要通過寫I/O端口來對外設芯片進行操作，當寫相應的I/O端口時，我們知道所對應芯片的片選信號應當有效，有時，我們需要驗證是否按預期發生了，這就需要用到示波器。一般的示波器是能同時觀測兩個信號線的信號狀態的。示波器都提供一定的功能，比如設置信號撲捉的方式等等。示波器很重要的一個參數據是其采集頻率，根據Nyquist采集定理，如果我們想用示波器查看頻率是100M赫茲的信號，那么其采樣頻率必須至少是其兩倍，即200M赫茲。有人可能會問：為什么不用萬用表來看呢?因為萬用表的采集頻率很底，無法采集到很快的信號變化。

十六、邏輯分析儀

簡單的說邏輯分析器就是具有很多信號通道的示波器。通過邏輯分析儀，我們可以看到地址總線和數據總線上的數據。邏輯分析儀都提供一定的編程能力，用于編程什么時候開始對總線上的數據進行采集。

件工程師

首先，介紹下一個硬件產品的研發流程，如下圖所示：

硬件部開發流程主要分為如下幾個步驟：

1） 市場調研

對即將進行的項目，需要進行市場調研。市

2） 立項

市場調研完成后后，首先需要進行立項工作。

3） 硬件總體設計

項目立項后，需要進行硬件總體設計。

4） 核心器件的實驗及分模塊的詳細設計

總體設計完成后，需要對核心器件進行實驗并且開始進行分模塊的設計方案。

5） 電路、程序及外殼設計

核心器件的實驗及分模塊的詳細設計完成后，進行電路、程序及外殼設計。電路、程序及外殼設計按照項目設。

6） 系統聯調

每個分塊部分調試完成后，即可進行系統聯調。

7） 內部審核、項目驗收

系統聯調完成后，項目即可進行內部審核、項目驗收。

硬件工程師在研發團隊中重要的一員，硬件產品的研發團隊大致組成如下圖所示：

硬件設計就是根據產品經理的需求PRS（Product Requirement Specification），在COGS（Cost of Goods Sale）的要求下，利用目前業界成熟的芯片方案或者技術，在規定時間內完成符合：

PRS功能（Function）

性能（perrformance）

電源設計（power Supply）

功耗（power Consumption）

散熱（Thermal/Cooling）

噪音（Noise）

信號完整性（Signal Integrity），

電磁輻射（EMC/EMI）

安規（Safet）

器件采購（Component Sourcing）

可靠性（Reliability）

可測試性（DFT: design for test）

可生產性（DFM：design for manufacture）

崗位職責

硬件工程工程師的本職工作，如下圖所示：

硬件工程師可以大致分為如下四個階段：

初級硬件工程師

在別人的指導下完成階段三、四的部分，這個是應屆畢業生入職三個月基本可以達到。

普通的硬件工程師

獨立完成階段三、四的工作，一般工作1到2年即可。

資深的硬件工程師

主導完成階段三、四的工作，參與完成階段二總體設計的工作。

專家級硬件工程師

主導完成階段一、二的工作。

招聘基本要求

1.本科及以上學歷，通信、電子、計算機、自動化、信息工程相關專業；

2.有扎實的理論基礎和實際研發經驗，熟悉數字、模擬電路設計，參加過電子類設計比賽優先；

3.較強的邏輯思維能力和溝通能力；

4、精通至少一種原理圖和PCB設計的工具；

5、熟悉C語言和單片機系統應用，有單片機開發經驗優先；

6、有FPGA原理圖和PCB設計經驗優先。

硬件工程師需具備什么樣的性格？

溝通能力 要有邏輯，想法要全面點，這樣才能與其他部門人員好好溝通，說不清會導致吵架！！在整個項目研發團隊中，有兩個人和所有人打交道，一個就是項目經理，另一個就是硬件工程師。硬件工程師需要和各種研發人員打交道 、協調工作，這也要求硬件工程師具有豐富的知識面和強大的協調能力。

性格溫和 因為你會和所有部門交流，不要拉著臉，也不要命令式的，性格偏激會導致吵架！！

謙虛謹慎 別人的意見即使不采納也要傾聽，然后說出自己的見解與原因，一意孤行會導致吵架！！

認真仔細 設計電路要認真仔細，解BUG要認真仔細，因為一旦出問題這個責任只有自己背！！

要有耐心 不論是溝通還是解BUG還是檢查電路，一定要有耐心！

不會就問 不會的東西就問，因為產品開發時間比較短，不可能給你大把時間去研究！！

有責任心 對電路負責，對產品負責，對BUG負責！！

分清主次 出了問題要先想怎樣去解決問題，而不是先去追究誰的責任！！

樂善好學 善于幫助別人，善于學習，必須有扎實的經驗知識與理論知識！！！

EDA365——專注電子工程技術

EDA365（http://www.eda365.com/）平臺成立于2006年，中國最大的互連設計專業論壇。EDA365整合電子產品開發所需用的設計工具、實際設計知識，以及豐富的工程技術設計和測試案例實踐等諸多方面經驗，為工程師提供設計培訓演練、解疑答惑、就業實習、升級求職以及設計外包等專業服務。專注電子工程師能力提升和價值體現，是最具人氣的電子工程師互動社區。