（接上文）
計算機系統能力的核心課程教學大綱及實驗內容
計算機系統能力培養課程體系中最主要的核心課程包括以下兩類7門課程：“數字邏輯電路”、“計算機系統基礎”、 “操作系統”、“計算機組成與設計”、“編譯技術”、“計算機系統綜合實驗” 和“大數據處理綜合實驗”。其中前三門是必修課程；后四門是計算機系統方向學生的必修課或指選課。
因為有一部分同學可能不選后四門課程，所以，必須通過前三門課程的學習讓學生建立起完整的計算機系統概念，為此，“計算機系統基礎”課程需要從上層的高級語言程序到底層的寄存器傳送層之間的內容都能貫穿起來，以構造出完整的計算機系統的基本框架，而具體的計算機系統各個部分的實現細節再通過后續相關課程來細化充實。
“計算機組成與設計”主要介紹底層偏硬件的處理器設計和硬件系統的構成，對于側重于計算理論、應用系統開發和軟件工程等方面的學生來說，可以不選該課程。“編譯技術”主要介紹有限狀態自動機理論、形式語言分類、詞法分析、語法分析、語義分析、中間代碼生成、中間代碼優化和目標代碼生成等，對于有些方向的學生來說，也可以不選修該課程。“計算機系統綜合實驗”課程主要讓學生設計和實現一個簡單的計算機系統，從而進一步加深對整個計算機系統的認識，培養學生的計算機系統設計、驗證和調優等能力。雖然有些方向學生可以不選這四門課程，但是，這四門課程對于強化學生的系統能力顯然是非常重要的。
下面給出上述7門核心課程的教學大綱和實驗內容。
1 數字邏輯電路
目的要求：
了解數字邏輯電路的基本概念和數字邏輯器件的電氣特性，掌握數字邏輯電路分析和設計的基本原理和基本方法，熟悉常用數字邏輯器件的功能原理、設計思路和使用方法，能夠使用數字邏輯電路設計軟件工具，在不同抽象層次上進行數字系統組件的設計和實踐。
內容簡介：
本課程講述插件板級和VLSI系統中的數字設計基本原理和實踐需求。主要內容包括：數字設計簡介、數制和編碼、數字電路、組合邏輯設計原理和實踐、時序邏輯設計原理和實踐、存儲器、CPLD和FPGA。
課程內容與學時安排：
第1章 引言(2學時)
第2章 數制和編碼（4學時）
二進制數制表示及運算、二進制編碼表示及應用
第3章 數字電路 （2學時）
CMOS邏輯、CMOS電路的電氣特性、CMOS穩態電氣特性、CMOS動態電氣特性
第4章 組合邏輯設計原理 （4學時）
開關代數、組合電路分析、組合電路的綜合、定時冒險
第5章 組合邏輯設計實踐 （10學時）
文檔標準、電路定時、組合型PLD、譯碼器、編碼器、三態器件、多路復用器、“異或”門和奇偶校驗電路、比較器、加/減法器和ALU、組合乘法器
第6章 時序邏輯設計原理 （10學時）
雙穩態元件、鎖存器與觸發器、時鐘同步狀態機分析、時鐘同步狀態機設計、用狀態圖設計狀態機、用轉移表綜合狀態機、其他狀態機設計舉例、狀態機的分解、反饋時序電路分析、反饋時序電路設計
第7章 時序邏輯設計實踐 （10學時）
時序電路文檔標準、鎖存器和觸發器、計數器、移位寄存器
第8章 存儲器.CPLD和FPGA （4學時）
只讀存儲器、讀/寫存儲器、靜態RAM、動態RAM、復雜可編程邏輯器件、現場可編程門陣列
第9章 數字系統設計（2學時）
實驗內容一（面包板部分）
實驗1 門電路邏輯功能及性能測試
實驗目的：了解CMOS、TTL系列門電路的邏輯功能；熟悉門電路基本性能參數的測試方法；熟悉實驗箱的使用和掌握實驗測試設備的操作方法。
實驗儀器與器件：數電實驗箱、數字萬用表、與非門若干片、反相器三片、三態門一片
實驗內容：門電路功能驗證、多余輸入端處理、三態門邏輯功能測試、反相器的特性及其應用
實驗2 組合邏輯電路實驗
實驗目的：掌握組合邏輯電路的功能測試；驗證半加器和全加器的邏輯功能；復習二進制數的運算規律。
實驗儀器與器件：數字電路實驗箱、數字萬用表、各種門電路若干片
實驗內容：半加器功能驗證、全加器功能驗證、4位二進制數的素數檢測電路設計、冒險檢測（選做）
實驗3 譯碼器實驗
實驗目的：掌握譯碼器的邏輯功能和使用方法；掌握用譯碼器級聯的方法；掌握使用譯碼器實現邏輯函數的方法。
實驗儀器及器件：數字邏輯電路實驗箱、與非門電路1片、譯碼器1片
實驗步驟內容：譯碼器功能測試、譯碼器級聯、譯碼器應用
實驗4 選擇器實驗
實驗目的：掌握多路選擇器的功能及使用方法；掌握4選1選擇器的設計；學會使用兩個4選1選擇器組成16 -4線編碼器。
實驗設備與器材：數字邏輯電路實驗箱、與非門和多路選擇器各一片
實驗內容：數據選擇器功能驗證、三輸入多數表決電路設計、全加器電路設計
實驗5 觸發器實驗
實驗目的：熟悉并掌握各種觸發器的特性和功能測試方法；學會正確使用觸發器集成芯片；了解不同觸發器之間的相互轉換。
實驗設備與器件：數字電路實驗箱、萬用表、與非門和雙D觸發器若干片
實驗內容：驗證基本 RS 觸發器的邏輯功能、驗證 D 觸發器邏輯功能、用D觸發器設計異步二進制加法計數器
實驗6 計數器實驗
實驗目的：學會用集成電路構成計數器的方法；掌握中規模集成計數器的使用及功能測試方法；運用集成計數器構成1/N分頻器。
實驗設備與器材：數字邏輯電路實驗箱、與非門、二進制異步清零計數器和二進制同步清零計數器各1片
實驗內容：二進制異步清零計數器功能驗證、分別利用異步清零法和同步置數法設計七進制計數器、利用二進制異步清零計數器和二進制同步清零計數器設計六十進制加法計數器
實驗7 寄存器實驗
實驗目的：熟悉移位寄存器的組成和工作特點；掌握集成雙向移位寄存器的邏輯功能和使用方法；熟悉鎖存器的功能和應用；學會數據的串并轉換電路設計。
實驗設備與器材：數字電路實驗箱、門電路及移位寄存器芯片若干
實驗內容：自循環移位寄存器的驗證、設計一種能自啟動的4位二進制數扭環計數器、設計一個實現串并轉換的電路
實驗8 綜合實驗1--數字時鐘設計
設計要求：數字鐘能夠準確顯示時、分、秒，顯示時間有誤差時可以校時。設計電路時應盡量選擇常用集成電路芯片，并要考慮少用多種型號芯片。
實驗9 綜合實驗2--交通燈控制邏輯電路設計
設計要求：設計一個十字路口的交通燈控制電路，要求東西方向車道和南北方向車道兩條交叉道路上的車輛交替運行，每次通行時間都設為25秒；要求黃燈先亮5秒，才能變換運行車道；黃燈亮時，要求每秒鐘閃亮一次；可以手動調整和自動控制，夜間為黃燈閃耀。
實驗10 綜合實驗3--多路智力競賽搶答器設計
設計要求：智力競賽搶答器是一個公正的裁判，它的任務是從參賽的選手中選出最先搶答者，并將最先搶答者顯示出來。搶答器的功能要求如下。
1．可同時供8名選手參加比賽，他們的編號分別是0、1、2、3、4、5、6、7，各用一個搶答按鈕，按鈕的編號與選手的編號相對應通信原理課程設計 碼型變換系統設計，分別是S0、S1、S2、S3、S4、S5、S6、S7。
2. 給節目主持人設置一個控制開關，用來控制系統的清零（編號顯示數碼管滅燈）和搶答的開始。
3. 搶答器具有數據鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，編號立即鎖存，并在LED數碼管上顯示出選手的編號。此外，要封鎖輸入電路，禁止其他選手搶答。優先搶答選手的編號一直保持到主持人將系統清零為止。
實驗11 綜合實驗4--模擬打乒乓球游戲
設計要求：設計一個模擬的單人打乒乓球游戲電路，電路的具體要求如下。
1．用4～8 個排成一串的LED 指示燈表示乒乓球的位置，其中一個亮（或一個暗）表示當前球的位置。
2．發球后，球從左到右或從右到左運動，即指示燈按順序從左到右或從右到左發亮（或暗）。
3．用一個開關作為“接球”的“球拍”，當球運動到指定的接球位置時，接球隊員按下接球開關，接球成功，計一分；若接球隊員未按下接球開關，則接球失敗，失一分。
4．接球成功后，自動重新發球；接球失敗則停止。
5．接球位置為最后一個位置的前半拍（前半個周期）。不能過早或過遲按接球開關，否者接球失敗；也不能一直按著接球開關，否者接球失敗。
6．接球失敗后，等待裁判按下開局開關，然后重新開始發球。
7．時鐘脈沖源可用實驗箱上自帶的周期為1 秒左右的時鐘源。
8．設計中可采用得分計數，也可采用失分計數，分數由1～2 位數碼管顯示。
實驗內容二（FPGA部分）
實驗 II 使用入門Ⅰ
實驗目的： II 設計工具支持多種設計輸入模型，本次實驗使用原理圖輸入設計法在DE2-70 開發平臺上設計一個基本組合邏輯電路——2選1選擇器。通過這個實驗，讀者可以了解使用 工具設計硬件的基本流程。
實驗內容：建立 工程、設計輸入、功能仿真、分配引腳、全編譯文件、時序仿真、將設計下載在 FPGA 中。
在以下設計任務中選擇一個，按以上步驟完成設計，并下載到FPGA上驗證電路功能。
1．假定一個樓梯，樓梯的中間有一個燈，在樓梯的最下面和最上面都有一個開關來控制這個燈，要求改變任何一個開關都能開燈或者關燈。
2．設計一個三人表決器，如果有兩個或者兩個以上的人同意，則結果為“同意”，否則為“不同意”。
3．設計一個電路，電路有兩個輸入端X（x1，x2）和Y（y1，y2），如果X=Y則輸出為‘1’，否則輸出為‘0’。
實驗 II 使用入門 Ⅱ
實驗目的： II 設計工具支持多種設計輸入模型，本次實驗使用語言輸入設計法在DE2-70 開發平臺上設計一個基本組合邏輯電路——2選1選擇器。
實驗內容：本次實驗通過語言來描述所設計的硬件，其中有兩個地方與實驗1不同，其他與實驗1類似。第一個地方是在設計輸入階段通過添加語言設計文件到工程文件中去的方式。第二個地方是分配引腳，在實驗1中，我們采用手工分配的方式分配引腳，本實驗中，我們采用另外一種導入引腳文件的方式分配引腳，兩種分配引腳的方式是等效的。
要求設計一個簡單的數字邏輯電路，用語言輸入設計，分別用門級原語和連續賦值語句實現。按以上步驟完成設計，下載到FPGA上驗證電路功能。
在以下設計任務中選擇一個，設計要求同1，完成設計，下載到FPGA上驗證電路功能。
1）假定一個樓梯，樓梯的中間有一個燈，在樓梯的最下面和最上面都有一個開關來控制這個燈，要求改變任何一個開關都能開燈或者關燈。
2）設計一個三人表決器通信原理課程設計 碼型變換系統設計，如果有兩個或者兩個以上的人同意，則結果為“同意”，否則為“不同意”。
3）設計一個電路，電路有兩個輸入端X（x1，x2）和Y（y1，y2），如果X=Y則輸出為‘1’，否則輸出為‘0’。
實驗3 二進制及BCD碼的轉換及顯示
實驗目的：學習如何在DE2-70平臺上，將簡單的輸入/輸出器件與FPGA連接起來，并學習利用真值表進行初步的電路設計，完成一個完整的電路。這個實驗中我們將用到輸入器件：撥動開關iSW[0]-iSW[17]；輸出器件：紅色發光二極管oLEDR[0]-oLEDR[17]、綠色發光二極管oLEDG[0]-oLEDG[7]和七段數碼管oHEX[0]-oHEX[7]。
實驗內容：將輸入/輸出器件連接到FPGA上、二進制數字的顯示、將四位二進制值轉換為兩位十進制顯示。本實驗要求先設計一個子模塊，完成數碼管的顯示代碼，在頂層實體模塊中調用此子模塊逐個點亮數碼管。
實驗4 選擇器、譯碼器和編碼器的設計
實驗目的：學習選擇器、譯碼器和編碼器的設計。
實驗內容：選擇器、譯碼器、編碼器設計
實驗5 簡單加法器的設計
實驗目的：學習用門級原語、算術賦值語句和利用公司提供的參數化功能模塊完成加法器的設計。
實驗內容：四位串行加法器的設計、用算術賦值語句實現8位加法器、用LPM實現8位加法器
實驗6 觸發器和鎖存器實驗
實驗目的：復習鎖存器和觸發器的概念，并學會設計鎖存器和觸發器。
實驗內容：RS鎖存器、D鎖存器、D觸發器、三種存儲單元、JK觸發器、T觸發器設計
實驗7 寄存器實驗
實驗目的：學會寄存器的設計。
實驗內容：簡單移位寄存器、并行存取的移位寄存器、算術和邏輯移位寄存器
實驗8 計數器實驗
實驗目的：學習計數器的設計。
實驗內容：同步加法計數器、異步減法計數器、用賦值語句和LPM實現計數器
實驗9 時鐘和計時器實驗
實驗目的：學習DE2-70開發板上時鐘源的使用和計時器的設計。
實驗內容：十進制計數器、時鐘、反映時間測試電路
實驗10 存儲器實驗
實驗目的：學習存儲器的設計。
實驗內容：用實現RAM、用LPM實現RAM、FPGA片外SSRAM的使用
實驗11 狀態機實驗
實驗目的：學習寄存器的設計。
實驗內容：設計一個區別兩種特定時序的有限狀態機FSM；用設計二進制編碼的FSM；用設計One-hot編碼的FSM；設計一個現實生活中的狀態控制器。
請完成自動取款機控制器的設計，并下載至DE2-70開發板上，利用DE2-70的資源進行驗證。現實生活中的許多智能控制器就是一個狀態機，自動取款機（ATM）的握手和接口需求可以通過在FPGA中實現一個狀態機來完成。
2 計算機系統基礎
目的要求：
使學生能從程序員角度認識計算機系統；能夠建立高級語言程序、ISA、OS、編譯器、鏈接器等之間的相互關聯；對指令在硬件上的執行過程和指令的底層硬件執行機制有一定的認識和理解。從而增強學生在程序調試、性能提升、程序移植和健壯性等方面的能力，并為后續的“計算機組成與設計”、“操作系統”、“編譯技術”、“計算機體系結構”等課程打下堅實基礎。
內容簡介：
本課程主要介紹高級語言程序中的數據類型及其運算、語句和過程調用等是如何在計算機系統中實現的，從宏觀上介紹計算機系統涉及到的各個層次。主要內容包括：數據的表示和基本運算、程序的機器級代碼表示、程序和指令的底層執行機制、存儲器層次結構、Cache、虛擬存儲器、程序的鏈接、異常和中斷、I/O和文件操作等。
課程內容與學時安排：
第1章 引言（2學時）
第2章 數據表示與基本運算（4學時）
位的概念、整數表示與運算、浮點數表示與運算、高級語言程序中數據與機器級數據之間的對應關系、計算機系統的算術運算
第3章 程序的機器級代碼表示（8學時）
Intel處理器架構及其指令系統簡介、C/匯編/機器代碼三者之間的對應關系、不同程序控制流和過程調用等的機器級代碼表示、復雜數據類型（數組、結構、聯合等）數據的存放以及底層實現
第4章 程序及指令的執行機制（4學時）
程序及指令的執行過程、CPU的基本功能和組成、數據通路基本結構和工作原理、流水線方式下指令的執行
第5章 存儲器層次結構（12學時）
不同存儲介質（如半導體RAM、ROM、flash存儲器、磁盤存儲器）的存儲原理和特性、層次化存儲結構、局部性原理、Cache機制及其與程序性能的關系、虛擬存儲器（程序中指令和數據在虛存空間的存放以及訪問過程，VM實例）
第6章 程序的編譯鏈接（4學時）
程序轉換為機器代碼的過程、鏈接的意義與過程、重定位目標文件格式、可執行目標文件格式、靜態庫/動態庫、可執行文件與虛擬地址空間的關系、可執行文件如何被啟動執行
第7章 異常和中斷（4學時）
程序執行過程中可能遇到哪些異常情況而改變執行流程、異常（故障、陷阱等）和中斷的概念、系統模式、進程以及進程的上下文切換
第8章 I/O以及文件操作（6學時）
程序中的I/O函數如何在系統級實現，底層需要哪些支持（包括標準庫、操作系統和硬件）、相關的I/O和文件操作的系統調用
實驗內容（擬）：
1. 提供一組編程驗證實驗，例如：數據間轉換、表達式計算、整除0和浮點數除0及負數開方等非正常運算等，以驗證所學內容。
2．提供一組使用GCC和GDB進行編程和指令調試的實驗，例如：位操作、二進制炸彈、緩沖區溢出、浮點數運算等，以使學生深刻理解C、匯編和機器代碼關系。
3．編寫Cache模擬器、利用cache特性進行程序調優。
4．使用Unix系統中對目標文件處理工具進行實驗。如，AR，SIZE，NM，，等。
5．對設置了溢出、整除0和系統調用等事件的程序進行單步跟蹤。
6. 實現一個可處理系統調用的簡化微操作系統，要求學生仿照例子新加入諸如鍵盤和鼠標等外設的處理程序。
3 操作系統
目的要求：
通過對操作系統原理的剖析輔助學生深入理解抽象原理，基于虛擬機環境，實現一個可運行的操作系統，以強化學生對操作系統總體結構的理解和認知，提高學生的動手實踐能力。對操作系統建立起理性、全面、完整和準確的概念。
內容簡介：
本課程系統地講解操作系統的基本概念和方法、設計原理和實現技術。主要內容包括：處理器管理；同步、通信和死鎖；存儲管理；設備管理；文件管理；操作系統安全和保護；分布式操作系統和網絡操作系統。
課程內容與學時安排：
第1章概論（6+1學時）
操作系統概觀、操作系統基本服務和用戶接口、操作系統結構和運行模式、典型操作系統簡介
第2章處理器管理 （12學時）
進程和線程內容包括：進程的定義和屬性；進程的狀態和轉換；進程的描述和組成；進程切換與模式切換；進程的控制和管理；線程及其實現；引入多線程的動機；多線程環境中的進程與線程；線程的實現方式；實例分析。
處理器管理與調度內容包括：中央處理器（處理器、程序狀態字）；中斷技術（中斷概念、中斷源分類、中斷和異常的響應及服務、中斷事件處理、中斷優先級和多重中斷、實例分析）；處理器調度（處理器調度的層次、選擇調度算法的原則、作業和進程的關系、作業的管理與調度）；處理器調度算法（低級調度的功能和類型、作業調度和低級調度算法、實時調度算法、多處理機調度算法）；調度算法的實例分析。
第3章 同步、通信和死鎖（12學時）
并發進程（順序程序設計、進程的并發性、進程的交互：協作和競爭）；臨界區管理（互斥和臨界區、臨界區管理的嘗試、實現臨界區管理的軟件算法、實現臨界區管理的硬件設施）；信號量與PV操作（同步和同步機制、信號量與PV操作、信號量實現互斥、經典問題：哲學家問題、生產者-消費者問題、讀者-寫者問題、理發師問題、獨木橋問題）；管程（管程和條件變量、管程的實現、使用管程解決進程同步問題）；進程通信（信號通信機制、管道通信機制、共享主存通信機制、消息傳遞通信機制）；死鎖（死鎖產生、死鎖防止、死鎖避免、死鎖檢測和解除）；同步機制的實例分析。
第4章 存儲管理（8+1學時）
存儲器（存儲器的層次、地址轉換與存儲保護）；連續存儲空間管理（固定分區存儲管理、可變分區存儲管理、伙伴系統、主存不足的存儲管理技術）；分頁存儲管理（分頁存儲管理的基本原理、快表、分頁存儲空間的分配和去配、分頁存儲空間的頁面共享和保護、多級頁表、反置頁表）；分段存儲管理（程序的分段結構、分段存儲管理的基本原理、段的共享和保護、分段和分頁的比較）；虛擬存儲管理（虛擬存儲器的概念、請求分頁虛擬存儲管理、請求分段虛擬存儲管理、請求段頁式虛擬存儲管理）；Intel x86分段和分頁存儲結構；存儲管理的實例分析。
第5章 設備管理（5+1學時）
I/O硬件原理（I/O系統、I/O控制方式、設備控制器）；I/O軟件原理（I/O軟件的設計目標和原則、I/O中斷處理程序、I/O設備驅動程序、獨立于設備的I/O軟件、用戶空間的I/O軟件）；緩沖技術（單緩沖、雙緩沖、應用）；Linux設備管理（設備管理概述、設備驅動程序、設備I/O的處理）； 2003 I/O系統（I/O系統結構和組件、 I/O系統數據結構、I/O類型和處理、高速緩存管理）。
第6章 文件管理（5+1學時）
文件（文件概念、文件命名、文件類型、文件屬性、文件存取方法）；文件目錄（文件控制塊、文件目錄與目錄文件、層次目錄結構、文件目錄的檢索）；文件組織與數據存儲（文件的存儲、文件的邏輯結構、文件的物理結構）；文件系統其他功能的實現（文件系統調用的實現、文件共享、文件空間管理、主存映射文件、虛擬文件系統）；文件系統的實例分析。
第7章操作系統的安全與保護* （深入擴展部分，6學時）
安全性概述；安全策略（安全需求和安全策略、訪問支持策略、訪問控制策略）；安全模型（安全模型概述、安全模型示例）；安全機制（硬件安全機制、認證機制、授權機制、加密機制、審計機制）；安全操作系統設計和開發（安全操作系統的結構和設計原則、安全操作系統的開發、信息系統安全評估標準簡介）；安全機制的實例分析。
第8章 分布式操作系統*（深入擴展部分，6學時）
分布式系統概述；分布式進程通信；分布式資源管理；分布式進程同步；分布式系統中的死鎖；分布式文件系統；分布式進程遷移。
實驗內容：
每周安排2學時，主要進行實驗內容安排、問題討論、交流和總結。
實驗1（入門實驗）：小游戲（6學時）
實驗目的：了解編程環境，復習計算機體系結構中相關的知識，熟悉匯編語言，適應如何在沒有操作系統的計算機硬件上編程。
實驗內容：實驗課的開始，設計了一個過渡性質的實驗——直接運行在計算機硬件上的小游戲。小游戲獨占計算機運行，游戲內容根據情況自選。
實驗2：進程調度（6學時）
實驗目的：深入理解進程概念，及如何在計算機硬件上利用中斷機制實現多任務。
實驗內容：編寫和實現進程調度和內核線程管理代碼。
1）需要先實現一個基本的時間片輪轉調度，并運行測試用例觀察運行結果；
2）在此基礎上實現一些其他的調度算法，并自行設計測試用例、觀察結果，撰寫測試報告和實驗報告。
輔助性代碼：在此實驗中，提供了一個能夠實現寄存器現場保存和恢復等基本功能的框架代碼，和若干測試用例。
實驗3：進程通信（6學時）
實驗目的：鞏固原理課中進程間通信的原理，并用信號量和消息機制編寫并發程序。
實驗內容：
1）在此實驗中，需要在上一個實驗的基礎上，實現進程阻塞、內核信號量和一套半阻塞的消息機制。
2）需要首先用測試用例進行測試，再自行設計新的測試用例，觀察結果、提交測試報告和實驗報告。
輔助性代碼：本實驗會提供一些消息機制和信號量的測試用例。
實驗4：用戶進程（8學時）
實驗目的：深入理解操作系統中應用程序的執行過程，鞏固存儲管理部分的原理知識。
實驗內容：
1）在此實驗中，需要在已經編寫的內核基礎上，合并入終端、磁盤和時鐘三個驅動程序，并編寫進程管理與存儲管理服務器；
2）在此基礎上編寫fork、exit和等涉及進程管理、存儲管理的系統調用處理代碼。實驗完成后，將會看到一個較為完整的操作系統結構。
實驗5：文件系統（8學時）
實驗目的：幫助理解文件抽象、文件管理的原理，并使學生能夠縱覽整個操作系統的執行過程，對一學期的操作系統實驗課程做一個總結。
實驗內容：
1）在此實驗中，需要設計一個磁盤層次式文件系統，編寫文件管理服務器，實現磁盤文件管理、目錄管理、設備文件抽象和管道。
2）需要編寫一個Shell以及相關的一些應用程序（如ls、echo、cat和grep等），展示進程管理、管道和重定向等功能。
擴展實驗
在完成上述五個實驗的基礎上，可以做其它擴展實驗，編寫更高效的設備驅動程序：1）用中斷方式實現磁盤驅動程序；2）實現更完善的終端驅動程序。
（未完待續）