集成電路測試原理
test
J Ceshi 集成電路測試原理( )集成電路(Ie)測試是指在研制、生產和使用IC時，對其主要電學特性及邏輯功能進行的測量和檢驗。測試的最終目的是保證所用IC產品的質量和可靠性。如在IC的研制開發過程中，為了驗證邏輯設計、電路設計、版圖設計和工藝設計是否正確，是否達到了預定的要求，就必須反復地進行測試一修改一再測試;在IC的生產過程中，由于IC制造工序復雜語言翻譯器電路工作原理圖，生產的IC不可能完全沒有故障，就需要通過測試進行挑選和分級;在IC投人使用時，可以通過測試來剔除那些失效的芯片語言翻譯器電路工作原理圖，從而保證產品的可靠性。 集成電路的測試可分為目的測試和性能測試兩大類。目的測試包括設計驗證測試、生產測試、人庫檢驗和產品組裝后的系統測試。性能測試指參數測量和邏輯功能測試，參數測量又分直流(靜態)參數測量和交流(動態)參數測量。 按照測試方式的不同，集成電路的測試還可分為離線測試和在線測試兩種。 直流參數測量普遍采用加電壓測電流和加電流測電壓的方法，交流參數的測量則采用傳統的時域和頻域的方法，功能測試的基本方法是激勵一響應法。
最常用的測試模式有合格或不合格(〔孤〕/NO〔刃)模式、數據記錄模式和驗證模式。被測的集成電路類型有數字lC、模擬IC和數模混合信號IC。 數字IC測試 功能側試是數字IC測試的主要內容，它用于驗證器件是否能完成設計所預期的或規格所規定的工作或功能，其測試方法主要有比較法和存儲響應法。如果有標準器件，可以采用與標準器件相比較的方法。隨著IC集成度的提高，目前普遍采用存儲響應法。其工作原理(見圖l)是在計算機控制下，測試結果┌───┐ │驅動器│ └───┘ ┌─────┐│圖形產生器│└─────┘圖1數字IC剛試原理框圖通過邏輯模擬或故障模擬產生所需要的測試圖形序列并存儲于測試系統的高速緩沖存儲器(圖形產生器)中。測試時，隨測試主頻率逐個讀出，并經圖形產生電路形成具有確定邏輯關系和定時關系的測試圖形。將該測試圖形序列經驅動器施加于被測器件的輸人端，作為激勵，并將測試圖形序列的輸出預期圖形(預期響應)作為標準，逐拍與被測輸出的響應進行邏輯比較，觀察二者是否相同，以此來判別被測器件的邏輯功能是否正常。 功能測試最重要的部分是測試圖形的生成，近年來已形成了一套較完整的測試生成理論。生成方法有確定性生成和非確定性生成兩種。