1.原理圖
1)建立元件庫
2)建立原理圖
3)在原理圖中畫好電路圖
4)利用MENTOR-GRAPHICS-IPC-7351-LP-VIEWER查看元件的封裝信息，用pad designer畫焊盤
，用pcb editor畫元件的封裝（對照LP_VIEWER），（也可以使用package wizard）
5）在原理圖中為元件添加封裝信息（鍵入）
6）Drc檢查
7）生成網表
2.Pcb
1）設置板框(route—keep-in，outline，package-keep-in)，層數，安裝孔
2）導入netlist
3）布局
4）設置約束規則
5）劃分電源層（多層板需要）
6）布線
7）鋪銅
8）Drc check
9）調整絲印
10）設置鉆孔參數并生成鉆孔表
11）出光繪文件
12）整理art，drl，rou，art_param.txt，nc_param.txt交給工廠
一．原理圖
1．建立工程
與其他繪圖軟件一樣，OrCAD以Project來管理各種設計文件。點擊開始菜單，然后依次是所有程序—打開cadence軟件—》一般選用Design Entry CIS，點擊Ok進入Capture CIS。接下來是File--New--Project，在彈出的對話框中填入工程名、路徑等等，點擊Ok進入設計界面。
2．繪制原理圖
新建工程后打開的是默認的原理圖文件schematic1 PAGE1，右側有工具欄，用于放置元件、畫線和添加網絡等等，用法和protel類似。點擊上側工具欄的Project manager（文件夾樹圖標）或者是在操作界面的右邊都能看到進入工程管理界面，在這里可以修改原理圖文件名、設置原理圖紙張大小和添加原理圖庫等等。
1） 修改原理圖紙張大小：
雙擊SCHEMAtiC1文件夾，右鍵點擊PAGE1，選擇Schematic1 PageProperties，在Page Size中可以選擇單位、大小等；
2） 添加原理圖庫：
File--New--Library，可以看到在Library文件夾中多了一個library1.olb的原理圖庫文件，右鍵單擊該文件，選擇Save，改名存盤；（注意：在自己話原理圖庫或者封裝庫的時候，在添加引腳的時候，最好是畫之前設定好柵格等參數，要不然很可能出現你畫的封裝，很可能在原理圖里面布線的時候通不過，沒法對齊，連不上線！）
3） 添加新元件：
常用的元件用自帶的（比如說電阻、電容的），很多時候都要自己做元件，或者用別人做好的元件。右鍵單擊剛才新建的olb庫文件，選New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，對于畫管腳特多的芯片元件非常合適，可以直接從芯片Datasheet中的引腳描述表格中直接拷貝、粘貼即可（pdf格式的Datasheet按住Alt鍵可以按列選擇），可以批量添加管腳，方便快捷。
4） 生成網絡表（Net List）：
在畫板PCB的時候需要導入網絡表，在這之前原理圖應該差不多完工了，剩下的工作就是查 缺補漏。可以為元件自動編號，在工程管理界面下選中.dsn文件，然后選 Tools--Annotate，在彈出的對話框中選定一些編號規則，根據需求進行修改或用默認設置即可。進行DRC檢測也是在生成網絡表之前的一項重要工作，可以避免出現一些不必要的設計錯誤。DRC之后可以嘗試去生成網絡表了，還是在工程管理界面下，選Tools--Create Netlist，可以在彈出的對話框中選擇網絡表的存放路徑，其他默認設置即可，生成網絡表的過程中如果出錯，可以通Windows--Session Log查看出錯的原因，（第一次用cadence畫板子，免不了會出很多錯誤，通過查閱報表的錯誤原因，做好記錄，是學好該軟件的捷徑）比如說有元器件忘了添加封裝等。
5） 更新元件到原理圖：
當元件庫中的某個元件修改后需要原理圖也同步更新時，可以不必重新放置元件（萬一有100個或更多該元件豈不是要瘋了），在工程管理界面下，雙擊Design Cache文件夾，選中剛才修改的元件，右鍵單擊選擇Update Cache，一路yes下去即可將原理圖中該元件全部更新。
注意：在生成網表的時候，經常報錯一定要注意，在自己畫的原理圖庫或者是封裝庫的時候，一定要有系統的存放，按照一定的規則命名，在添加的時候，原件要把自己所畫的封裝庫的路徑添加上，要不然，是不能正確生成網表的。同時，這樣方便以后工程的調用
6） 一些細節：
畫原理圖時的放大和縮小分別是按鍵“i”（Zoom In）和“o”（Zoom Out）和Protel有所區別；在創建元件封裝的時候，除了GND可以同名以外，不能有其他同名的管腳，否者報錯，不過貌似報錯也沒有影響，因為打開OrCAD自帶的元件庫時（比如xilinx的FPGA），也有除GND外的同名管腳；添加網絡標號的快捷鍵是“n”，不過在OrCAD中網絡標號無法復制，記得Protel中是可以通過復制已有的網絡標號來添加新的網絡標號的。
二．PCB
1．建立電路板，設定好相關參數
首先是打開PCB編輯器——開始--所有程序-- Allegro SPB 15.5--PCB Editor，在彈出的對話框中選擇Allegro PCBDesign 610（PCB Design Expert），然后點擊Ok進入PCB編輯器。接下來就是利用向導建立電路板了，包括確定板子的大小、層數、形狀等等參數，用向導比較方便。
點擊File菜單，選擇New，在彈出的對話框中的Drawing Type選擇Board（wizard），然后確定文件名，存盤路徑等，最后點Ok進入向導。在Import Data這一步可以一路Next下去，用默認的參數就行。到了Parameters，首先可以選擇畫板時使用的單位（Select the units for board drawing），即用的是mil、mm或是其他，這個根據個人習慣了，一般選mil；接下來是選擇圖紙大小（Drawing size，注意不是板子的大小）；第三項是選擇圖紙的坐標原點（是在左下角還是在中心，之后可以更改），可以選擇中心作為坐標原點，這個根據需求而定。設置完后點擊Next，接著設置其他Parameters。設置格點大小（Grid spacing）為10mil，設置走線層數（Etch layer count）為2（2層板），然后又是一路Next，直到Custom Data的Spacing Constraints（距離參數限制）。在這里設置最小線寬（Minimum Line width）、最小線間距（Minimum Line to Line spacing）、走線到焊盤的最小間距（Minimum Lineto Pad spacing）和焊盤的最小間距（Minimum Pad to Pad spacing）均為8.00mil，Default via padstack選擇via，之后點擊Next。此時選擇PCB的外形為Rectangular board（矩形），點擊Next進入矩形PCB的參數設置界面，主要設置的是板子的寬（Width）和高（Height）以及一些限制區域，包括布線允許區域與板子邊框的距離和允許擺放元件區域與板子邊框的距離（可以分別設置為50和100mil），設置完成后Next，最后點Finish，這一步大功告成。
2．導入網絡表
接上一個步驟，將網絡表導入到剛建好的PCB中。在此之前還有一個很重要的工作要做，就是指定PCB封裝的路徑。記得在畫原理圖時僅僅只是在元件屬性中填了元件的封裝名，還沒告訴Allegro元件的PCB封裝在何處，不指定封裝路徑的話，導入網絡表的時候將會出錯。點擊Setup--User Preferences，在彈出對話框中的Categories中選中Design_paths，分別為padpath和psmpath指定路徑，即將PCB元件封裝路徑添加到padpath和psmpath中，以告知Allegro從你指定的路徑尋找封裝。（可能不同的版本，添加的時候會不一樣，但是歸根到底，就是要要把padpath和psmpath這兩個路徑添加好封裝庫）Allegro的一個PCB元件封裝會包含幾個文件（有些是網絡表必須的，有些不是），而不像Protel那樣一個PCB元件庫文件可以包含許多的元件封裝。如何獲得元件的PCB封裝呢，老辦法，自己做或是直接用別人做好的。有牛人為Allegro專門做了一個PCB封裝生成器——FPM（Footprint Maker，目前版本是0.0.8.0），或者LP-Viewer，后者我實踐過，發現幾乎涉及所要用到的封裝都能找到，可以生成絕大數常用的PCB封裝，十分好用（真是造福道上兄弟們的壯舉）。用FPM選好你需要的封裝，Make一下，封裝就自動做好了，之后還會自動將做好的封裝用Allegro打開，便于檢查生成的封裝對不對。
封裝準備好了，可以開始往PCB中導入網絡表，點擊File--Import--Logic，在Import directory中指定在原理圖部分生成的網絡表文件路徑，其他設置使用默認值即可，點擊Import Cadence即可導入網絡表。導入失敗的話可以通過log文件查看出錯原因，改正錯誤后重復剛才的過程，直到成功導入網絡表。
3．放置元件
成功導入網絡表之后，可以開始放置元件。點擊菜單Place--Quickplace，在彈出的對話框中使用默認設置，點擊Place按鈕即可完成元件的放置。如果遇到有未成功放置的元件，在Place按鈕上方將出現未成功放置的元件計數，形如：Unplace symbol count：4。通過點擊右側的Viewlog查看有那些元件未成功放置。例如PCB元件封裝缺少焊盤將導致放置失敗，通過修改封裝之后再次重新放置即可。
4．布局（布局的方法有很多種，選自己合適的）
現在可以根據實際需求在PCB上擺放元件，此時的元件基本上都放在了板子的外邊，并且有密密麻麻的飛線（Rats）。為了能更好的擺放元件，可以暫時將飛線去掉，方法是點擊工具欄中的Unrats All按鈕即可，恢復的方法是右側的Rats All按鈕。要移動元件時，必須先點擊工具欄中的Move按鈕或使用ShIFt+F7，進入“移動”命令模式，同時在界面右側控制面板中的Find標簽中勾選Symbols，然后單擊想要移動的元件，移動鼠標（元件跟著鼠標移動）至新位置，再次單擊鼠標完成放置。此時仍處在Move命令模式下，用同樣的方法可以直接移動別的元件，按F2或右鍵菜單Done均可退出Move命令模式（回到Idle模式）。元件的旋轉比較有意思，在移動元件的時候，右鍵選擇Rotate，元件中心與鼠標指針拉出一條線，此時用鼠標指針以元件中心畫圈，元件跟著開始旋轉，轉到合適的位置單擊鼠標即可確定擺放的方向。布局的時候可以直接從原理圖中直接定位某個元件，因為開始的時候元件都是堆在一塊了，即設置原理圖到PCB的交互。方法是在Orcad Capture CIS中選擇菜單Options--References，在Miscellaneous標簽下勾選Enable Intertool Communication即可。當在原理圖中選擇某個元件后，在PCB中將直接能定位到該元件上（必須是在Idle模式下）。有時候需要把某個元件放在底層，方法是點擊菜單Edit--Mirror，進入該命令模式，然后點擊想要放到背面的元件即可。
5．布線
初次使用Allegro畫PCB感覺很不習慣（可能是因為習慣了Protel的緣故），例如其放大和縮小PCB快捷鍵不是PageUp和PageDown了，而是F10和F11（不同的版本可能有一點改變，16.3版本的是F11和F12）；再如在Protel中移動PCB圖紙可以用鼠標滾輪（上下移動）或是Shift加鼠標滾輪（左右移動），或是鼠標右鍵或中鍵按住不放亦可，在Allegro中，只剩下按住鼠標中鍵還好使，或是使用方向鍵。當然這些都可以通過相關設置改成自己習慣的方式，“Cadence系統是一個比較開放的系統，它給用戶留了比較多的定制空間”。（這一點很優秀，就像傻瓜機和單反的區別）還有一個比較不習慣的地方就是顏色的設置，因為默認設置實在是太爛，必須改了才看得慣（否則將會崩潰）。點擊工具欄中的Color按鈕或Ctrl+F5或是菜單display--Color/Visibility，在彈出的對話框中可以看到，Allegro將顏色設置分了好幾個Group，根據個人習慣分別設置，例如Stack-Up中，可以設置Top（頂層）或Bottom（頂層）的Pin（管腳）、Via（過孔）和Etch（走線）為紅色和藍色（Protel中的默認的顏色設置）；Geometry中設置Skillscreen_Top（頂層絲印）為黃色；Components中設置Skillscreen_Top的Ref Des（元件的標號）一欄的顏色為黃色。經過一番設置之后，才能感覺比較友好，開始布線……點擊菜單Route--Connect或是快捷鍵F6即可，可以在右側控制面板中隨時更改線寬。在布線的時候通過右鍵菜單Add Via命令來隨時添加過孔，讓布線穿梭于頂層和底層之間。還還有一個不習慣的地方，焊盤（帶孔的）和過孔都是實心的（何以能稱之為“孔”），為了是“孔”，點擊菜單Setup--Drawing Options下的Display標簽，選上Display plated holes即可。布線的時候自動推擠布線，很不錯，另外，可以根據需求設置一些規則約束，點擊Setup--
Constrains，在彈出的對話框中點擊Set standard value按鈕可以設置焊盤間距、線寬等參數。
6．制板
制板就是給PCB生產商提供Gerber文件讓其把板子給洗出來（類似于洗照片，Gerber文件類似與底片）。在出Gerber之前還必須做一些必要的檢測工作，比如封裝有沒有畫錯（主要檢查對象），有無未連接的網絡等等……不仔細檢測的話到時候極有可能會欲哭無淚的。發現PCB封裝錯了，修改之，然后在PCB中更新改好的封裝，Place--Update Symbols，在Package symbols中選上需要更新的封裝，選好之后還要選上Update symbol padstacks，最后點擊Refresh即可。另外如果打開了On-line DRC（在規則約束中，默認是打開的），也需要特別留意一下出現DRC不過的地方，必要的話也要改之。一切無誤之后，可以給PCB鋪銅，在鋪銅前可以對鋪銅的參數進行設置，點擊菜單Shape--Global Dynamic Params，在Shape fill 標簽頁中的Dynamic fill選項選擇Smooth平滑填充，打開Void controls標簽頁，Artwork format選擇 Gerber RS274X。然后，點擊菜單Shape--Rectangular（輔矩形），此時可以在右側控制面板的Option中設置要鋪銅的層，并選擇鋪銅對應的網絡，鋪完之后記得刪除鋪銅死區，Shape--Delete Islands。至此，畫板的工作算是完成了，可以出Gerber了。點擊Manufature--Artwork，在彈出對話框中打開
General Parameters標簽， Device type選擇Gerber RS274X，Format中 Integer places：3，Decimal places：5，然后打開Film Control標簽，添加完成所需的film，一般兩層板的話需要TOP（頂層走線層）、BOTTOM（底層走線層）、SOLDERMASK_TOP（頂層阻焊層）、SOLDERMASK_BOTTOM（底層阻焊層）、
SKILL_TOP（頂層絲印）和SKILL_BOTTOM（底層絲印），添加完所需的底片文件后，設置Undefine line width為8（不知道為何是這個值），其他設置使用默認值，最后點擊Create Artwork即可，同樣可以通過Viewlog按鈕查看在生成Gerber文件時的相關記錄
本文記錄了Altium Designer/AD 17中的PCB繪制界面推薦設置，使用該推薦設置可以在一定程度上提高繪制PCB的效率。瀏覽器打開
PSpice學習系列外篇（一）——導入模型
前面十節我們已經講完了PSpice的軟件操作的全部部分，這一節我們介紹一下怎樣從官網下載模型并且導入到軟件中進行仿真，這一節以OPA2652為例來介紹。
原創微信公眾號：臥龍會IT技術。這是TI的一顆視頻運算放大器，首先我們打開TI的官網搜索這顆放大器，找到之后切換到“工具與軟件”這個選項，我們可以看到這顆芯片的所有工具模型都在這里了，我們選擇opa2652 PSpice模型下來過來并解壓，如圖1,這是解壓后的文件，現在TI做的比較好，除了模型,
圖1
還給我們做好了仿真用的原理圖，不得不說人家的用心，這里贊一個，不過這里我主要是想講一下模型的導入，所以不理會他的原理圖，這里對我們有用的就是opa2652.lib這個文件了，我們可以用文本編輯器打開看一下模型的內容如記事本或者ue，當然也可以使用模型編輯器打開，就是我將要講的東西。
從開始菜單中找到cadence-release 16.6（我這里安裝的是16.6版本的）-Pspice accessories文件夾，打開Model Editor這個軟件打開，如圖2，剛打開是空白的，我們需要新建一個庫，由于我這里之前建過，所以我直接選擇打開之前建的庫。
原創微信公眾號：臥龍會IT技術。如圖3所示，里面已經有幾個元件了，點擊Model菜單下的Import，找到我們剛剛解壓的模型（如果找不到，把下面文件類型選成所有文件）并導入，保存一下，到這里我們的第一步工作就完成了，這里只是建立了仿真模型庫，接下來需要建立原理圖符號庫，
圖2
圖3
這個具體過程我就不說了，使用OrCAD的應該都會，下面是最重要的，仿真庫與符號庫的關聯。打開我們剛建好的原理圖庫文件，找到OPA2652這個元件，右鍵單擊，在彈出的菜單中點擊Associate PSpice Model，在彈出的界面中打開夾在我們剛剛建立的模型庫，庫中的模型便會顯示在左側的列表中。
如圖4所示，若沒有顯示，將Show ALL前面打鉤，選中OPA2652，點擊下一步，如圖5所示，將管腳映射一下，這里要重點講一下，按圖5的表格，左邊是仿真模型的管腳名，右邊是我們建立的原理圖元件的管腳名（注意是管腳名不是管腳號），單純看左邊我們可能不知道都是什么意思，看圖6我們就可以知道，3,2,8,4,1分別對應的是同相端，反相端，電源正，電源負，輸出，明白了這些，把右邊映射一下就好了，
圖4
圖5
圖6
完成之后關閉，到這里我們的模型已經建好了（還有一種更簡單的生成原理圖符號的方法，就是在Model Editor里面導入之后直接從File菜單下選擇Export to Capture Part Library，原創微信公眾號：臥龍會IT技術。這樣生成的元理圖符號直接就包含了模型信息了，不用我們在手動去映射了，不過不推薦這種方法，生成的原理圖符號不好看還不容易辨識），下面就是測試是否可用了。建立一個如圖7所示的瞬態仿真原理圖，再建一個仿真時間100ns，最大步長1ns的瞬態仿
圖7
真文件，注意這里需要添加我們自己的庫文件，如圖8所示，在Configuration Files下面
圖8
選中Library，在Filename那里面加載我們剛剛自己建立的仿真庫文件，然后點擊右邊的Add as Global或者Add to Design，加入即可，點擊確定關閉，返回原理圖，分別在輸入輸出加上一個電壓探針，運行仿真，結果如圖9所示，綠色為輸入，紅色為輸出，沒有報錯，
圖9
說明我們的模型建立沒有錯誤。
關于官方模型的導入，到這里就講完了，謝謝。
文|原創：瘋子
更多精彩，專注IT技術，請關注
微信公眾號：臥龍會IT技術
微博：@臥龍會IT技術
有大神直播免費公益課！趕快來與臥龍會大神互動
------歡迎大家分享原文到朋友圈，微信群，QQ群等！本文由臥龍會團隊成員瘋子原創，請勿抄襲，轉載，轉載聯系臥龍會進行授權，否則追究法律責任。