1-1將下列二進制數轉換成等值的十進制數和十六進制數。（1）（.01）數之間的特點可以直接將二進制數轉換為等值的十六進制數。（1）（.01）＋12－2＝（106.25）10＝（6A.4）16（2）（.011）＋12－2－3＝（468.375）10＝（1D4.6）16（3）（11.0101）＋12－2＋12－4＝（3.3125）10＝（3.5）16（4）（0.）－3＋12－4＋12－6＋12－8＝（0.）10＝（0.35）161-2將下列十進制數轉換成等值的二進制數、八進制數和十六進制數。要求二進制數保留小數點后4位有效數字。（1）（378.25）10（2）（194.5）10（3）（56.7）10（4）（27.6）10數之間的特點可以直接將二進制數轉換為等值的八進制數和十六進制數。（1）（378.25）10＝（.0100）＝（17A.4）16（2）（194.5）10＝（.1000）＝（C2.8）1697余數1940.5（3）（56.7）10＝（.1011）＝（38.B）16（4）（27.6）10＝（11011.1001）＝（1B.9）16解法2：直接由十進制數分別求二進制、八進制和十六進制數。
由于二進制數在解法1已求出，在此以（1）為例，僅求八進制數和十六進制數。八進制數：47余數3780.25A（LSB）1623余數.25161-3將下列十六進制數轉換成等值的二進制數、八進制數和十進制數。（1）（FC.4）16（2）（DB.8）16（3）（6A）16（4）（FF）16數之間的特點將十六進制數轉換為二進制數和八進制數；十六進制數按位權展開求和可得十進制數。（1）（FC.4）16＝（.0100）＋416－1＝（252.25）10（2）（DB.8）16＝（.1000）＋816－1＝（219.5）10（3）（6A）16＝（）＝（106）10（4）（FF）16＝（）＝（255）101-4完成下列各數的轉換。（1）（1）（2）（36.7）10（3）（）（4）（）（1）（1）＝（239）10（2）（36.7）10＝（.0111）（3）（）＝（156）格雷BCD（4）（）＝（93）101-5一個8位二進制數，能夠表示的最大無符號整數是多少？－1＝255。
1-6用十六進制數表示十進制數（87）10與二進制數（）相加的和。解：（）＝（167）10（87）10＋（167）10＝（254）10（254）10＝（）＝（FE）161-7十進制數5以二進制形式存儲在計算機的相鄰存儲單元中。查找每個數的ASCII碼并將其轉換為對應的格雷BCD碼和余（）ASCII（53）10（）格雷BCD（）余（）ASCII（57）10（）格雷BCD（）1-8試總結并說出：（1）已知真值表寫邏輯函數式的方法；（2）已知邏輯函數式列真值表的方法；（3）已知邏輯圖寫邏輯函數式的方法；（4）已知邏輯函數式畫邏輯圖的方法；（5）已知邏輯函數式畫波形的方法；解：（1）由真值表可得到邏輯函數的兩種標準形式：最小項表達式和最大項表達式。其中，最小項表達式是由函數值為1的各最小項相加組成；最大項表達式是由函數值為0的各最大項相與組成。（2）將輸入變量的所有取值組合以二進制遞增的順序排列，并根據邏輯函數式求出和該組合下對應的函數值，形成表格，即得真值表。
（3）根據給定的邏輯圖，逐級寫出輸出端的邏輯函數表達式，即可。1-9根據已知某邏輯函數的真值表如題表1-1示，寫出該邏輯函數的標準與或表達式和標準或與表達式。BCD碼（ABCD）轉換成碼（WXYZ）的真值表如題表1-2所示，寫出WXYZ的最簡與-或表達式。-11利用反演規則和對偶規則，直接寫出下列邏輯函數的反函數表達式和對偶函數表達式。-12用公式法證明下列等式。-13根據題表1-1，寫出該邏輯函數的最簡與非-與非表達式、最簡或非-或非表達式和最簡與或非式。-14用公式法將邏輯函數化簡為最簡與或表達式。1-15用卡諾圖法將邏輯函數化簡為最簡與或表達式。
9,10,11)(0,1, 2,15) ACD ACABC ACD CD 題1-15（2）00 01 11 10 00 01 11 10 ABCD 題1-15（5） 00 01 11 10 00 01 11 10 ABCD 1-16 用卡諾圖法將邏輯函數化簡為最簡或與表達式。 7,8)(10,11,12,13,14,15) ABCD abac 1-17已知函數 9,13,14)(0,1, BCD ACD ACDBC ACD BCABD ABD ABCD ABD ABD ，約束條件：用卡諾圖求： 0001 11 10 00 01 11 10 ABCD 0001 11 10 00 01 11 10 ABCD 0001 11 10 00 01 11 10 ABCD ACDAC BC 0001 11 10 00 01 11 10 ABCD 0001 11 10 00 01 11 10 ABCD 0001 11 10 00 01 11 10 ABCD 2-1二極管門電路如題圖2-1（a）所示。 （1）分析輸出信號Y 與輸入信號A，B，C之間的邏輯關系； （2）根據題圖2-1（b）給出的A，B，C 波形，對應畫出Y 的波形（輸入信號頻率較低，電壓幅度滿足邏輯要求）。
的波形如題解圖2-1 所示。 題解圖2-1 2-2反相器電路如題圖 2-2 所示。圖中 CES0.1V，V ＝0.7V，12 為何值時，VT管飽和，V CES 0.1V？ 端灌入電流為多大時，VT管脫離飽和？ VT管飽和數字電路邏輯設計第二版課后答案，此時基極回路的等效電路如題解 2-2所示。由 電路圖可定量計算出基極電路 ，則電路處于飽和狀態。IH BES BB BES cs CC CES CCBB 12V CES0.1V 。代入計算可得IH 2.75V 時，VT管進入飽和狀態。 解（2）：參見教材圖 2-6，若滿足 CC bsOL ，則反相器仍處于飽和狀態；但是隨著負載電流 OL 的進一步增大，反相器會逐漸退出飽和狀態，輸出低電平抬高。因此，對灌電流 OL CCCES OL cs BESBB BES 代入相應參數，計算可得OL 2mA 端灌入電流到達2mA時，VT 管脫離飽和狀態。 2-3 根據題圖 2-3 所示 TTL 門電路和給定輸入信號波形，畫出電路輸出 門換成CMOS門時，再畫出電路輸出F’的波形。 分析：讀者應了解TTL 門電路和CMOS 門電路的輸入結構以及它們的差異， 方可作出正確的解答。TTL 門電路采用三極管作為開關器件，所以存在輸入電流， 由此在輸入端引入開門電平、開門電阻、關門電平和關門電阻等概念；而CMOS 門電路采用絕緣柵場效應管作為開關器件，絕緣柵場效應管輸入電流近似為零， 可認為無輸入電流，輸入端接電阻R 時，沒有電流流過，同時，CMOS 電路的 輸入端不允許懸空。
門均為TTL 門時，對于 門，其中一個輸入接電阻ion 20k 3.2k 門的輸出無關。因此，電路輸出F 的邏輯表達式為 門均為CMOS門時，對于G 門，其中一個輸入接電阻，沒有電流流過，因此，電路輸出 的工作波形如圖題解圖2-3 所示。 2-4 TTL 門電路如題圖2-4 所示，試確定電路輸出F 的狀態。題圖2-4 50k3.2k 50k3.2k 2.5V1.8V 50k 3.2k 1000.91k 50k 3.2k 503.2 2-5CMOS 門電路如題圖2-4 所示，試確定電路輸出F 的狀態。分析：CMOS 門電路輸入端對地接電阻時，由于無輸入電流流過，因此無論 解（5）：電路結構錯誤，CMOS門電路輸入端不允許懸空。 解（6）：電路結構錯誤，CMOS 門電路輸入端不允許懸空。 2-6TTL 門電路如題圖2-5 所示。 （1）寫出電路輸出Y 的邏輯表達式。（2）已知輸入A，B 的波形如題圖2-5（d）所示，畫出Y 10k3.2k 10k3.2k 1000.91k ABAB 的工作波形如題解圖2-4 所示。 題解圖2-4 2-7CMOS 門電路如題圖2-5 所示。
（1）寫出電路輸出Y 的邏輯表達式。（2）已知輸入A，B 的波形如題圖2-5（d）所示，畫出Y ABAB 的工作波形如題解圖2-5 所示。 題解圖2-5 2-8指出在題圖2-6 所示電路中，能實現Y AB CD 的電路。解：圖（b）和圖（d）均能實現Y AB CD 的功能。圖（a）：對于TTL 集成門電路，兩個門（或者多個門）輸出直接線與，將 會造成集成電路的損壞。 ABCD AB CD 圖（c）：OC門輸出端是開路的，使用時必須外接一個適當阻值的負載電阻 和電源才能正常工作，如題圖2-6（b）。 （d）：與或非門直接實現Y AB CD 2-9TTL 三態門電路如題圖2-7 所示，在圖示輸入波形的情況下，畫出其輸 出端的波形。 分析：使用三態門可以構成傳送數據總線。題圖2-7 中所示電路均為單向總 線結構，即分時傳送數據，每次只能傳送其中一個信號。當n 個三態門中的某一 個片選信號EN 時，其輸入端的數據經與非邏輯后傳送到總線上；反之，當所有EN 均為0 時，不傳送信號，總線與各三態門呈斷開狀態（高阻態）。 解：由電路圖得 的工作波形分別如題解圖2-6和題解 圖2-7 所示。
題解圖2-6 2- 門電路的最典型的特點是什么？ 解：CMOS 反相器為互補式結構，采用兩種不同溝道類型的MOS 管構成。 比如，若輸入采用N 溝道MOS 管，則負載采用P 溝道MOS 管；反之，若輸入 采用P 溝道MOS 管，則負載采用N 溝道MOS 管。一般使用前者。 2-11 在題圖2-8 所示各電路中，要實現相應表達式規定的邏輯功能，電路 連接上有什么錯誤？請改正之。 （1）電路中所示均為TTL 門電路； （2）電路中所示均為CMOS 門電路。 分析：判定電路能否正常工作，首先要判斷電路結構是否可行，如需要再從 負載能力上進一步考慮。 解（1）：當電路中所示均為TTL 門電路時： 圖（a）：可以正常工作。 圖（b）：不能正常工作。因為從電路結構上來看，多個TTL 門輸出端不能 直接連接構成線與結構。若要實現 ，可改電路如題解圖2-8（a）所 圖（c）：不能正常工作。因為與非門輸入端懸空等效為接邏輯高電平，同時ion 10k 3.2k ，可改電路如題解圖2-8（b）所示。 圖（d）：不能正常工作。因為 ioff 100 0.91k ，接地負載上等效電平為邏輯低電平，因此 ，可改電路如題解圖2-8（c）所示。
解（2）：當電路中所示均為CMOS門電路時： 圖（a）：可以正常工作。 圖（b）：可以正常工作。 圖（c）：不能正常工作。因為 CMOS 門電路輸入端不能處于懸空狀態。若 要實現 ，可改電路如題解圖2-9（a）所示。 圖（d）：不能正常工作。因為CMOS 門電路輸入端對地接電阻時，由于無 輸入電流流過，此輸入端等效為邏輯低電平，因此 ，可改電路如題解圖2-9（b）所示。 2-12 CMOS 門電路如題圖2-9（a）所示。 （1）寫出電路輸出Y 的邏輯表達式。（2）已知輸入A，B，C 的波形如題圖2-9（b）所示，畫出Y ABAB 的工作波形如題解圖2-10 所示。 題解圖2-103-1 分析題圖 3-1 所示電路，寫出電路輸出Y 的邏輯函數表達式，列出真值表，說明它的邏輯功能。 解：由題圖3-1 從輸入信號出發，寫出輸出Y 將上式中的A、B、C取值 000～111，分別求出Y 表3-1所示。 題解 表3-1 3-1可以看出，該電路實現了一位全加器的功能。其中， A和B分別是被加數及加數，C為相鄰低位來的進位數；Y 為相鄰高位的進位數。 3-2 分析題圖3-2 所示電路，要求：寫出輸出邏輯函數表達式，列出真值表， 畫出卡諾圖，并總結電路功能。
解：由題圖3-2 從輸入信號出發，寫出輸出F 的邏輯函數表達式為 取值0000～1111，求出F，可得真值表和卡諾圖分別如題解 表3-2 和題解 圖3-1 所示。 題解 表3-2 綜上數字電路邏輯設計第二版課后答案，由題解表3-2 可以看出，當輸入A、 中含有偶數個“1”時，輸出 ；否則，當輸入A、 3-3分析題圖3-3 所示電路，要求：寫出X、Y、Z 的邏輯表達式，列出真值 表，并總結電路功能。 題圖3-3 解：由題圖3-3 從輸入信號出發，寫出輸出X、 ABAB 取值00～11，分別求出X、Y、Z，可得真值表如題解 3-3所示。 題解 表3-3 ABAB 3-3可以看出，該電路實現了一位數值比較器的功能：當 3-4題圖3-4 所示是某同學設計的代碼轉換電路。當控制信號 將輸入的3位二進制碼轉換成循環碼； 時能把輸入的3位循環碼轉換成二 進制碼。代碼轉換表見題表3-1。試檢查電路有無錯誤，若有錯，請改正之。 題表3-1 二進制碼 循環碼 BB 解：由題圖3-4從輸入信號出發，寫出輸出Y 取不同值，求出，填入真值表題解 表3-4 YY題解 表3-4 由題解表3-4 可以看出，題圖3-4 所示電路在 時并不能把輸入的3位循環碼轉換成二進 綜上，若要電路實現預期功能，其真值表如表題解3-5 所示。
題解 表3-5 由題解表3-5 可以寫出輸出Y 3-2所示。 3-5 用與非門設計下列函數，允許反變量輸入。 ABACD AC BC 3-3所示， 用與非門實現的邏輯電路圖如題解圖3-4 所示。 3-5所示， CDABD ABC ACD CDABD ABC ACD CD ABD ABC ACD 用與非門實現的邏輯電路圖如題解圖3-6 所示。 題解圖3-6 3-7所示， ABAD ABAD ABAD 用與非門實現的邏輯電路圖如題解圖3-8 所示。 3-6 用與非門設計能實現下列功能的組合電路。 （1）三變量表決電路——輸出與多數變量的狀態一致； （2）四變量判奇電路——4 個變量中有奇數個1 時輸出為1，否則輸出為0； （3）運算電路——當K＝1 時，實現一位全加器功能；當K＝0 時，實現一 位全減器功能。 解（1）：據題意，3 個輸入 題解表3-6 由題解表3-6 可以得出輸出F 的邏輯函數表達式為 ABC ABC 3-9所示卡諾圖，得到輸出 的最簡與-或表達式，并兩次取反變換成與非-與非表達式為 ABBC AC AB BC AC 根據表達式，畫出邏輯圖如題解圖3-10 所示。
解（2）：據題意 題解表3-7 題解表3-7 利用題解圖3-11 所示卡諾圖，得到輸出F 的最簡與-或表達式，并兩次取 反變換成與非-與非表達式為 ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD 根據表達式，畫出邏輯圖如題解圖3-12 所示。 解（3）：據題意4 個輸入 列在題解表3-8 題解表3-8 利用題解圖3-13 所示卡諾圖，得到輸出F 的最簡與-或表達式，并兩次取反變換成與非-與非表達式為 ABC ABC ABC ABC ABC ABC BCKAC KAB KAB KAC BC KAC KAB KAB KAC 根據表達式，畫出邏輯圖如題解圖3-14 所示。 題解圖3-13 10 KA 0001 11 00 01 11 10 BCKA 0001 11 10 00 01 11 10 BC3-7 用或非門設計下列函數，允許反變量輸入。 填入卡諾圖，并對“0”格圈圈合并，如題解圖3-15 所示， 得到最簡或-與式，并兩次取反變換成或非-或非表達式為 用或非門實現的邏輯電路圖如題解圖3-16 所示。
填入卡諾圖，并對“0”格圈圈合并，如題解圖3-17 所示， 得到最簡或-與式，并兩次取反變換成或非-或非表達式為 用或非門實現的邏輯電路圖如題解圖3-18 所示。 題解圖3-17 00 01 11 10 00 01 11 10 ABCD 填入卡諾圖，并對“0”格圈圈合并，如題解圖3-19 所示， 得到最簡或-與式，并兩次取反變換成或非-或非表達式為 用或非門實現的邏輯電路圖如題解圖3-20 所示。 3-8 已知輸入信號 的波形如題圖3-5 所示，用或非門設計產 生輸出F 波形的組合電路，允許反變量輸入。 題圖3-5