性穩壓器的功耗大意味著溫升高，對元器件及整個電路系統是不利的。之前公司有過統計，表明產品出現的問題80%來自研發設計環節。今天我們就從設計的角度來討論一下如何降低元器件功耗從而減少溫升。電路中的功耗與電壓和電流呈正相關，線性穩壓器作為負載的電源提供電流，電流無法減小，那么只能從降低線性穩壓器的壓降入手。下面介紹兩種方法來降低壓降。
| 法1：串聯多級線性穩壓器 |
假設要將24V降到5V，輸出電流1A
■ 通過串聯多級穩壓器來降低穩壓器的功耗，簡單來說就是將壓降分攤到各級穩壓器之上，也就是將熱量分攤了。
■ 關于各個節點的計算比較簡單，這里不再贅述。下面利用Cadence-Pspice仿真便可以一目了然。
· 功耗對比圖-1 ·
▼
· 功耗對比圖-2 ·
▼
■ 對比上面兩張圖可知兩級穩壓器分擔了一級穩壓器的功耗，如果只有一級穩壓器的話那么這個穩壓器的功耗相當高，達到19.1W。
| 法2：串聯電阻 |
假設要將24V降到5V，輸出電流1A
■ 電路中串聯一個帶有阻抗的器件，在交流或直流下電壓總會有所損失。在電源變換器中能量主要集中在直流部分，電阻串聯在電源回路中會吃掉一部分電壓，如下圖的R4所示。
· 串聯電阻圖-1 ·
▼
■ 如上圖所示，很明顯R4分擔了10W的熱量，穩壓器功耗降低了10W。那么這個電阻應該怎么計算呢？一個重要的原則就是不能改變穩壓器的電流輸出能力，這里即R4<24V/1A=24R。下圖是仿真當R4=25R時，可以看到輸出電流不能達到1A，只能達到729mA。
· 串聯電阻圖-2 ·
▼
■ 通過上面的例子講解串聯電阻來降低穩壓器熱量的方式是可行的。但是很遺憾，世界總是不那么完美，這個例子中的電阻R4功率如此之高，價格不言而喻，我們要在其中作出取舍，不過這種方式在小電流或者小壓差的場合下還是非常實用的。
1《GTD（搞定）-無壓工作的藝術》
2 高速電路設計實踐
路飛強烈推薦王老師這本書。王老師也給核心群的群友答疑解難了不少問題。
《高速電路設計實踐》從設計實踐角度出發，介紹了在從事高速電路設計的工作中需要掌握的各項技術及技能，并結合工作中的具體案例，強化了設計中的各項要點。詳細研究了相關具體案例。在《高速電路設計實踐》的編寫過程中，作者避免了純理論的講述，而是結合設計實例敘述經驗，將復雜的高速電路設計，用通俗易懂的語言陳述給讀者。
圖書目錄：
3 硬件系統工程師寶典
路飛今天趁著這本書便宜，買了本。
這本說總的來說，不算深入，但涉及了硬件研發的各個環節，算是一個不錯的入門書，對于高手，用來查缺補漏也不錯，完善知識體系。很少有這么全面的。希望對大家有用。
以下是目錄。
第1章 需求分析
1．1 功能需求
1．1．1 供電方式及防護
1．1．2 輸入與輸出信號類別
1．1．3 線通信功能
1．2 整體性能要求
1．3 用戶接口要求
1．4 功耗要求
1．5 成本要求
1．6 IP和NEMA防護等級要求
1．7 需求分析案例
1．8 本章小結
第2章 概要設計及開發平臺
2．1 ID及結構設計
2．2 軟件系統開發
2．2．1 操作系統的軟件開發
2．2．2 有操作系統的軟件開發
2．2．3 軟件開發的一般流程
2．3 硬件系統概要設計
2．3．1 信號完整性的可行性分析
2．3．2 電源完整性的可行性分析
2．3．3 EMC的可行性分析
2．3．4 結構與散熱設計的可行性分析
2．3．5 測試的可行性分析
2．3．6 工藝的可行性分析
2．3．7 設計系統框圖及接口關鍵鏈路
2．3．8 電源設計總體方案
2．3．9 時鐘分配圖
2．4 PCB開發工具介紹
2．4．1 Cadence Allegro
2．4．2 Mentor系列
2．4．3 Zuken系列
2．4．4 Altium系列
2．4．5 PCB封裝庫助手
2．4．6 CAM350
2．4．7 Polar Si9000
2．5 RF及三維電磁場求解器工具
2．5．1 ADS
2．5．2 ANSYS Electromagnetics Suite
2．5．3 CST
2．5．4 AWR Design Environment
2．6 本章小結
第3章 信號完整性（SI）分析方法
3．1 信號完整性分析概述
3．2 信號的時域與頻域
3．3 傳輸線理論
3．4 信號的反射與端接
3．5 信號的串擾
3．6 信號完整性分析中的時序設計
3．7 S參數模型
3．8 IBIS模型
3．9 本章小結
第4章 電源完整性（PI）分析方法
4．1 PI分析概述
4．2 PI分析的目標
4．3 PI分析的設計實現方法
4．3．1 電源供電模塊VRM設計
4．3．2 直流壓降及通流能力
4．3．3 電源內層平面的設計
4．4 本章小結
第5章 EMC/EMI分析方法
5．1 EMC/EMI分析概述
5．2 EMC標準
5．3 PCB的EMC設計
5．3．1 EMC與SI、PI綜述
5．3．2 模塊劃分及布局
5．3．3 PCB疊層結構
5．3．4 濾波在EMI處理中的應用
5．3．5 EMC中地的分割與匯接
5．3．6 EMC中的屏蔽與隔離
5．3．7 符合EMC的信號走線與回流
5．4 本章小結
第6章 DFX分析方法
6．1 DFX分析概述
6．2 DFM――可制造性設計
6．2．1 印制板基板材料選擇
6．2．2 制造的工藝及制造水平
6．2．3 PCB設計的工藝要求（PCB工藝設計要考慮的基本問題）
6．2．4 PCB布局的工藝要求
6．2．5 PCB布線的工藝要求
6．2．6 絲印設計
6．3 DFT――設計的可測試性
6．4 DFA――設計的可裝配性
6．5 DFE――面向環保的設計
6．6 本章小結
第7章 硬件系統原理圖詳細設計
7．1 原理圖封裝庫設計
7．2 原理圖設計
7．2．1 電阻特性分析
7．2．2 電容特性分析
7．2．3 電感特性分析
7．2．4 磁珠特性分析
7．2．5 BJT應用分析
7．2．6 MOSFET應用分析
7．2．7 LDO應用分析
7．2．8 DC/DC應用分析
7．2．9 處理器
7．2．10 常用存儲器
7．2．11 總線、邏輯電平與接口
7．2．12 ESD防護器件
7．2．13 硬件時序分析
7．2．14 Datasheet與原理圖設計的前前后后
7．3 Pspice仿真在電路設計中的應用
7．4 本章小結
第8章 硬件系統PCB詳細設計
8．1 PCB設計中的SI\PI\EMC\EMI\ESD\DFX
8．2 PCB的板框及固定接口定位
8．3 PCB的疊層結構：信號層與電源平面
8．3．1 PCB的板材：Core和PP，FPC
8．3．2 傳輸線之Si9000阻抗計算
8．3．3 PCB平面層敷銅
8．4 PCB布局
8．4．1 PCB布局的基本原則
8．4．2 PCB布局的基本順序
8．4．3 PCB布局的工藝要求及特殊元器件布局
8．4．4 PCB布局對散熱性的影響：上風口、下風口
8．5 PCB布線
8．5．1 PCB布線的基本原則
8．5．2 PCB布線的基本順序
8．5．3 PCB走線中的Fanout處理
8．6 常見電路的布局、布線
8．6．1 電源電路的布局、布線
8．6．2 時鐘電路的布局、布線
8．6．3 接口電路的布局、布線
8．6．4 CPU最小系統的布局、布線
8．7 PCB級仿真分析
8．7．1 信號完整性前仿真分析
8．7．2 信號時序Timing前仿真分析
8．7．3 信號完整性后仿真分析
8．7．4 電源完整性后仿真分析
8．7．5 PCB級EMC/EMI仿真分析
8．8 本章小結
第9章 PCB設計后處理及Gerber輸出
9．1 板層走線檢查及調整
9．2 板層敷銅檢查及修整
9．3 絲印文字及LOGO
9．4 尺寸和公差標注
9．5 Gerber文檔輸出及檢查
9．6 PCB加工技術要求
9．7 本章小結
4 模電書籍推薦
MOS模擬集成電路設計[1].2版-艾倫
模擬CMOS集成電路設計(拉扎維)【581頁】
模擬集成電路的分析與設計(第四版）[美]Paul R.Gray
以上為三大圣經（業界經典，搞純模電必看）
新概念模擬電路
模擬和數字電子電路基礎（MIT課本）
模擬電路設計手冊（ADI神書）
基于運算放大器和模擬集成電路的電路設計（學運放必備）
你好放大器（入門運放必備）
晶體管電路設計-鈴木雅臣（學晶體管很有幫助）
低電平測量手冊（微弱信號放大必備）
實例解讀模擬電子技術完全學習與應用（PPT,視頻，實物，配套，適合小白）
?